电极36的发射极电极施加正电压，则电流从作为第一电极34的集电极电极，穿过第一沟槽部10、第一导电型杂质的高浓度层4、第一导电型杂质的低浓度层6、基极区域40和发射极区域42，流向作为第二电极36的发射极电极。作为第一电极34的集电极电极和N型的第一导电型杂质的高浓度层4利用由掺杂为N型的第一多晶娃16和包围第一多晶娃16而形成的第一导电型杂质的扩散层14构成的第一沟槽部10进行导通，从而能够以低电阻导通。
[0063](第三实施方式)
[0064]以下，关于第三实施方式的半导体装置，参照图8来说明。本实施方式中，通过PN型的纵型二极管半导体装置将本公开具体化。本实施方式中，第一导电型是N型，第二导电型是P型。另外，对于NP型的纵型二极管半导体装置，也能够通过将元件内的各杂质区域的导电型颠倒而同样地应用以下的说明。
[0065]图8是表示本公开的纵型二极管半导体装置的剖面图。
[0066]如图8所示，本实施方式的纵型二极管半导体装置中，在硅基板2的表面设置作为第一电极34的阴极电极、作为第二电极36的阳极电极。与上述纵型栅极半导体装置同样地，在作为第一电极34的阴极电极的下部，形成由N型的第一导电型杂质的扩散层14和掺杂为N型的第一多晶硅16构成的第一沟槽部10。N型的第一导电型杂质的低浓度层6中，由比N型的第一导电型杂质的低浓度层6高浓度的P型杂质区域构成的阳极区域44比N型的第一导电型杂质的低浓度层6浅地设置。
[0067]若对作为第一电极34的阴极电极相对于作为第二电极36的阳极电极施加负电压，则电流从作为第二电极36的阳极电极，穿过阳极区域44、第一导电型杂质的低浓度层
6、第一导电型杂质的高浓度层4和第一沟槽部10，流向作为第一电极34的阴极电极。作为第一电极34的阴极电极和N型的第一导电型杂质的高浓度层4利用由掺杂为N型的第一多晶娃16和包围第一多晶娃16而形成的第一导电型杂质的扩散层14构成的第一沟槽部10进行导通，从而以低电阻导通。
[0068](第四实施方式)
[0069]以下，关于第四实施方式的半导体装置，参照图9、图10来说明。图9是表示本实施方式的纵型栅极半导体装置的剖面图。
[0070]如图9所示，本实施方式的纵型栅极半导体装置中，在将第一多晶硅16包围而形成的第一导电型杂质的扩散层14中，形成第三沟槽46，在第三沟槽46内形成掺杂为N型的第三多晶硅48。通过该掺杂为N型的第三多晶硅48，作为第一电极34的漏极电极和N型的第一导电型杂质的高浓度层4中，第三多晶硅的杂质浓度比第一导电型杂质的扩散层14的杂质浓度高，因此相比于实施方式1的纵型栅极半导体装置以低电阻导通。
[0071]接着，说明图9所示的纵型栅极半导体装置的制造方法。图9所示的纵型栅极半导体装置的制造方法和图2所示的纵型栅极半导体装置的制造方法的差异是第二沟槽22形成以后，因此对第二沟槽22形成以后进行说明。图10是表示具有上述构造的纵型栅极半导体装置的形成过程的工序剖面图。与图9同样地，图10是概略图，各部的尺寸比不一定表示实际的尺寸比。
[0072]如图3(d)所示那样形成第一沟槽部后，进行图10(a)的工序。如图10(a)所示，在硅氧化膜18上，通过光刻技术，形成抗蚀剂图案，该抗蚀剂图案具有通过以后的工序形成第二沟槽22的区域、和形成第一导电型杂质的扩散层14中形成的第三沟槽46的区域的开口。然后，通过以抗蚀剂图案为掩模的蚀刻，将形成第二沟槽22和第三沟槽46的区域的硅氧化膜18去除。去除抗蚀剂图案后，通过以图案化的硅氧化膜18为掩模的蚀刻，形成第二沟槽22和第三沟槽46。
[0073]接着，如图10(b)所示，在第二沟槽22和第三沟槽46的内部表面，形成具有8?lOOnm的膜厚的栅极绝缘膜24。接着，通过光刻技术，形成在第三沟槽46具有开口的抗蚀剂图案，通过蚀刻，蚀刻第三沟槽46内的栅极绝缘膜24。在去除抗蚀剂图案后，将成为栅极电极材料的200?800nm的具有导电性的多晶硅膜堆积到整个面上。接着，形成将栅极引出布线等的多晶硅布线形成区域覆盖的抗蚀剂图案，通过以该抗蚀剂图案为掩模的多晶硅膜的蚀刻，去除硅氧化膜18上的多晶硅膜，在第二沟槽22内形成第二多晶硅26，在第三沟槽46内形成第三多晶硅48。
[0074]接着，如图10 (c)所示，形成将体区域28以外覆盖的抗蚀剂图案，离子注入硼而形成体区域28。接着，形成将源极区域30以外覆盖的抗蚀剂图案，离子注入磷而形成源极区域30。接着，通过CVD技术形成层间绝缘膜32。
[0075]接着，如图10(d)所示，在层间绝缘膜32形成抗蚀剂图案，该抗蚀剂图案在作为漏极电极的第一电极34和作为源极电极的第二电极36和作为栅极电极的第三电极38的形成接触部的区域具有开口，通过蚀刻形成漏极和源极和栅极的接触部。接着，形成进行电连接的导电膜，在形成作为漏极电极的第一电极34、作为源极电极的第二电极36和作为栅极电极的第三电极38的区域形成抗蚀剂图案。然后，通过蚀刻形成作为漏极电极的第一电极34、作为源极电极的第二电极36、和作为栅极电极的第三电极38。
[0076]如以上那样，本公开的纵型栅极半导体装置中，作为第一电极34的漏极电极和N型的第一导电型杂质的高浓度层4利用由掺杂为N型的第一多晶硅16、将第一多晶硅16包围而形成的第一导电型杂质的扩散层14、以及形成在第一导电型杂质的扩散层14内的第三多晶硅48构成的第三沟槽部50进行导通，从而与实施方式1的纵型栅极半导体装置相比以低电阻导通。
[0077](第五实施方式)
[0078]以下，关于第五实施方式的半导体装置，参照图11?13来说明。图11是表示本公开的纵型栅极半导体装置的剖面图。
[0079]如图11所示，本实施方式的纵型栅极半导体装置中，第一沟槽12和第二沟槽22大致为相同深度，第一沟槽12和第二沟槽22被同时形成。第二沟槽中，形成与源极电极为相同电位的第五多晶硅58、第五多晶硅58周边的源极绝缘膜54、栅极绝缘膜24、以及成为栅极电极的第四多晶硅56。
[0080]本实施方式的纵型栅极半导体装置，通过将第一沟槽12和第二沟槽22同时形成，能够以较少的掩模数量将作为第一电极34的漏极电极和N型的第一导电型杂质的高浓度层4以与实施方式1的纵型栅极半导体装置同等的低电阻导通。进而，与实施方式1的纵型栅极半导体装置相比，能够得到良好的开关特性、击穿电压特性、以及更低的导通电阻特性。
[0081](第五实施方式的制造方法)
[0082]接着，关于第五实施方式的半导体装置的制造方法，参照图12?图13来说明。
[0083]图12、图13是表示如图11那样构成的纵型栅极半导体装置的形成过程的工序剖面图。与图11同样地，图12、图13是概略图，各部的尺寸比不一定表示实际的尺寸比。
[0084]如图12(a)所示，首先，在N型的第一导电型杂质的高浓度层4上，通过外延生长法形成N型的第一导电型杂质的低浓度层6。并且，在N型的第一导电型杂质的低浓度层6的表面，通过热氧化法，形成具有200?lOOOnm的膜厚的娃氧化膜8。在娃氧化膜8上，通过光刻技术，形成在通过以后的工序形成第一沟槽12和第二沟槽22的区域具有开口的抗蚀剂图案。然后，通过以抗蚀剂图案为掩模的蚀刻，将形成第一沟槽12和第二沟槽22的区域上的硅氧化膜8去除。去除抗蚀剂图案后，通过以图案化的硅氧化膜8为掩模的蚀刻，如图12(a)所示，形成达到N型的第一导电型杂质的高浓度层4的第一沟槽12和第二沟槽22。
[0085]接着，如图12(b)所示，通过光刻技术，形成在第一沟槽12具有开口的抗蚀剂图案52。以抗蚀剂图案52为掩模，在第一沟槽12的内部表面，离子注入3.0X1015cm_2?
5.0X1016cm_2的磷，形成N型的第一导电型杂质的扩散层14。
[0086]接着，如图12(c)所示，将抗蚀剂图案52去除，在通过蚀刻将硅氧化膜8去除后，通过热氧化或CVD技术，形成源极绝缘膜54。通过形成该源极绝缘膜54时的热扩散，向邻接的第一沟槽12的内部表面注入的第一导电型杂质的扩散层14相互连接，第一沟槽12之间的第一导电型杂质的低浓度层6全部成为第一导电型杂质的扩散层14。接着，通过光刻技术，形成在第一沟槽12区域具有开口的抗蚀剂图案，以抗蚀剂图案为掩模，通过蚀刻将第一沟槽12的内部表面的源极绝