半导体装置的制造方法
【技术领域】
[0001]本公开涉及具备纵型半导体元件的半导体装置。
【背景技术】
[0002]近年来，随着电子设备的小型化、低耗电化的要求，随附于其的半导体装置也要求小型化、低耗电化。为了应对该要求，电子设备的DC - DC变换器等中使用的功率MOS (MetalOxide Semiconductor)晶体管等半导体装置中，也需要使用倒装片的小型化和导通电阻的降低。
[0003]这种半导体装置中，在硅基板的背面设置电极的构造是一般的，但在倒装片构造中需要将背面电极设置在硅基板的表面。因此，需要将硅基板的高浓度层和表面电极导通，但由于附加该导通部的电阻，从而追求减小该导通部的电阻。
[0004]作为对策，例如，在专利文献1中，具有以下工序:在隔着绝缘膜而形成在基板的表面的SOI (Silicon on Insulator)层中形成元件分离用沟槽和基板接触用沟槽的工序、在该元件分离用沟槽内形成绝缘膜的工序、在该基板接触用沟槽内的底部使该基板露出的工序、通过选择气相成长将钨向该基板接触用沟槽内的一部分埋入的工序、在该基板接触用沟槽内的剩余部分以及该元件分离用沟槽内将非掺杂的多晶硅同时埋入的工序、在该基板接触用沟槽内多晶硅上形成掺杂了的多晶硅膜的工序、对该基板进行热处理的工序、以及在该掺杂了的多晶硅膜上形成基板电极的工序。通过这些工序，利用基板接触用沟槽内的钨、通过热处理而扩散了杂质的非掺杂的多晶硅、以及通过热处理而扩散了杂质的S0I层，使支承基板和基板电极导通。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:特开平5 - 29603号公报
【发明内容】
[0008]但是，专利文献1公开的半导体装置中，为了将支承基板和基板电极导通，将基板接触用沟槽通过非掺杂的多晶硅埋入，通过热处理从形成在表面的掺杂了的多晶硅膜向非掺杂的多晶硅和S0I层扩散杂质，因此具有在深度方向上浓度下降而电阻变高的课题。
[0009]本公开是鉴于上述以往的情况提出的，能够提供低电阻的半导体装置，其中，沟槽内形成的含有杂质的多晶硅和包围多晶硅而形成的杂质扩散层的组合构造从表面到达基板，在表面到基板之间使多晶硅和扩散层的各自的杂质浓度一定，从而能够将表面电极和硅基板以低电阻进行导通。
[0010]S卩，本公开的半导体装置，具有:硅基板，具有包含第一导电型杂质的高浓度层；低浓度层，形成在高浓度层之上，包含与高浓度层相比浓度低的第一导电型杂质；第一电极以及第二电极，形成在低浓度层之上；纵型半导体元件，在第二电极与高浓度层之间流过电流；以及第一沟槽部，使第一电极与高浓度层之间电导通。第一沟槽部具有第一多晶硅和扩散层，该第一多晶硅包含第一导电型的杂质，该扩散层在平面视图中将第一多晶硅包围而形成并含有第一导电型杂质。第一多晶硅形成为从低浓度层上表面贯通该低浓度层并到达高浓度层。第一多晶硅和扩散层的各自的第一导电型杂质浓度在从低浓度层至高浓度层的方向上是一定的。
[0011]由此，第一电极和高浓度层以低电阻导通。
[0012]根据本公开的半导体装置，能够实现低电阻的构造，从而实现电子设备的小型化、低耗电化。
【附图说明】
[0013]图1是表示第一实施方式的半导体装置的结构的平面图。
[0014]图2是图1的II — II’线的剖面图。
[0015]图3(a)?⑷是表示第一实施方式的半导体装置的制造方法的剖面图。
[0016]图4(a)?⑷是表示第一实施方式的半导体装置的制造过程的剖面图。
[0017]图5是表示图2(V)的垂直方向的浓度分布的图。
[0018]图6是表示图2(Vi)的水平方向的浓度分布的图。
[0019]图7是表示第二实施方式的纵半导体装置的结构的剖面图。
[0020]图8是表示第三实施方式的半导体装置的结构的剖面图。
[0021]图9是表示第四实施方式的半导体装置的结构的剖面图。
[0022]图10(a)?(d)是表示第四实施方式的半导体装置的制造方法的剖面图。
[0023]图11是表示第五实施方式的半导体装置的结构的剖面图。
[0024]图12(a)?(d)是表示第五实施方式的半导体装置的制造方法的剖面图。
[0025]图13(a)?(d)是表示第五实施方式的半导体装置的制造方法的剖面图。
[0026]图14是表示第六实施方式的半导体装置的结构的剖面图。
[0027]图15是表示第七实施方式的半导体装置的结构的剖面图。
[0028]图16是表示第八实施方式的半导体装置的结构的平面图。
【具体实施方式】
[0029]以下，关于本公开的半导体装置，参照附图进行说明。但是，有详细的说明省略的情况。例如，有省略已经广为公知的事项的详细说明和对实质上相同的结构的重复说明的情况。这是为了避免以下的说明不必要地冗长而使本领域技术人员容易理解。
[0030]另外，附图及以下的说明用于使本领域技术人员充分理解本公开，并不意欲由它们限定权利要求所记载的主题。
[0031](第一实施方式)
[0032]以下，关于第一实施方式的半导体装置，参照图1?图6来说明。本实施方式中，通过N沟道型的纵型栅极半导体装置将本公开具体化。本实施方式中，第一导电型是N型，第二导电型是P型。另外，对于P沟道型的纵型栅极半导体装置，也能够通过使元件内的各杂质区域的导电型颠倒而同样地应用以下的说明。
[0033]图1是表示本公开的纵型栅极半导体装置的平面图。图2是表示本公开的纵型栅极半导体装置的平面图即图1的II 一 II’线的剖面图。
[0034]如图1及图2所示，本实施方式的纵型栅极半导体装置中，在硅基板2的表面设有作为第一电极34的漏极电极、作为第二电极36的源极电极、作为第三电极38的栅极电极。各电极可以连接有电极焊盘。在第一电极34的下部，形成N型的第一导电型杂质的扩散层
14、和掺杂为N型的第一多晶硅16。
[0035]本实施方式的纵型栅极半导体装置中，硅基板2中，在N型的第一导电型杂质的高浓度层4上具备N型的第一导电型杂质的低浓度层6。在作为第一电极34的漏极电极的下部，形成从N型的第一导电型杂质的低浓度层6的表面到达N型的第一导电型杂质的高浓度层4的第一沟槽12。在第一沟槽12内形成掺杂为N型的第一多晶硅16，形成以将第一多晶硅16包围的方式形成的第一导电型杂质的扩散层14，构成第一沟槽部10。
[0036]N型的第一导电型杂质的低浓度层6中，由比N型的第一导电型杂质的低浓度层6高浓度的P型杂质区域构成的体(body)区域28比N型的第一导电型杂质的低浓度层6浅地设置。体区域28中，由比体区域28高浓度的N型杂质区域构成的源极区域30比体区域28浅地设置。从由N型的第一导电型杂质的高浓度层4、N型的第一导电型杂质的低浓度层6、体区域28、源极区域30构成的硅基板2的表面，形成将体区域28贯通并到达N型的第一导电型杂质的低浓度层6的第二沟槽22。在第二沟槽22的内部表面形成栅极绝缘膜24，并埋入被掺杂为N型的第二多晶硅26。
[0037]在硅基板2的表面形成层间绝缘膜32，在第一沟槽部10上形成接触部而与作为第一电极34的漏极电极连接，在源极区域30上形成接触部而与作为第二电极36的源极电极连接，将第二多晶硅和作为第三电极38的栅极电极连接，构成纵型栅极半导体装置。
[0038]本实施方式中，在硅基板2的外周连接的第二多晶硅与作为第三电极38的栅极电极之间的连接省略。此外，本实施方式中，在源极区域30以外的区域连接的体区域28与作为第二电极36的源极电极之间的连接省略。
[0039]若对作为第一电极34的漏极电极相对于作为第二电极36的源极电极施加正电压、并对作为第三电极38的栅极电极相对于作为第二电极36的源极电极施加正电压，则电流从作为第一电极34的漏极电极，穿过第一沟槽部10、第一导电型杂质的高浓度层4、第一导电型杂质的低浓度层6、体区域28和源极区域30，流向作为第二电极36的源极电极。
[0040]作为第一电极34的漏极电极和N型的第一导电型杂质的高浓度层4，利用由掺杂为N型的第一多晶娃16和包围第一多晶娃16而形成的第一导电