型杂质的扩散层14构成的第一沟槽部10实现导通，从而以低电阻导通。
[0041]上述纵型栅极半导体装置中，将第一沟槽部10形成在作为第一电极34的漏极电极的下部是为了半导体装置的小型化，即使形成在作为第一电极34的漏极电极的下部以夕卜，也能够提供低电阻的半导体装置。
[0042](第一实施方式的制造方法)
[0043]以下，关于第一实施方式的半导体装置的制造方法，参照图3、图4来说明。这里，图3、图4是表示具有上述构造的纵型栅极半导体装置的形成过程的工序剖面图。与图2同样地，图3、图4是概略图，各部的尺寸比不一定表示实际的尺寸比。
[0044]如图3 (a)所示，首先，在N型的第一导电型杂质的高浓度层4上，通过外延生长法形成N型的第一导电型杂质的低浓度层6。接着，在N型的第一导电型杂质的低浓度层6的表面，通过热氧化法形成具有200?lOOOnm的膜厚的娃氧化膜8。在娃氧化膜8上，通过光刻技术，形成在通过以后的工序形成第一沟槽12的区域具有开口的抗蚀剂图案，通过以抗蚀剂图案为掩模的蚀刻，将形成第一沟槽12的区域上的硅氧化膜8去除。去除抗蚀剂图案后，通过以图案化的硅氧化膜8为掩模的蚀刻，形成到达N型的第一导电型杂质的高浓度层4的第一沟槽12。
[0045]上述制造方法中，关于第一沟槽12，为了通过以后的工序形成第一导电型杂质的扩散层14的倾斜离子注入，优选使第一沟槽12的宽度相对于第一沟槽12的深度为0.1倍以上。此外，关于第一沟槽12，为了削减通过以后的工序埋入第一沟槽12的第一多晶硅的堆积次数，第一沟槽12的宽度优选设为1 μηι以下。
[0046]接着，如图3(b)所示，在形成的第一沟槽12的内部表面，以硅氧化膜8为掩模，离子注入3.0X 1015cm_2?5.0X 10 16cm_2的磷，形成N型的第一导电型杂质的扩散层14。另夕卜，本实施方式中，在N型的第一导电型杂质的扩散层14的形成中利用磷注入，但也可以利用砷注入或锑注入。此外，本实施方式中，在N型的第一导电型杂质的扩散层14的形成中利用离子注入，但也可以是，在形成第一沟槽12后蚀刻去除在第一沟槽12的内部表面形成的自然氧化膜，通过P0C13 (三氯氧磷)的气相扩散，形成N型的第一导电型杂质的扩散层14ο
[0047]接着，如图3(c)所示，使被Ν型掺杂为5.0X102°cm_3左右的多晶硅膜堆积在硅基板2的表面以及第一沟槽12内，通过多晶硅的蚀刻，将在第一沟槽12内堆积的第一多晶硅16以外的多晶硅去除。这里，最优选在硅基板的表面到第一导电型杂质的高浓度层之间使第一多晶硅和扩散层的各自的杂质浓度一定，但如果第一多晶硅的杂质浓度是
5.0X 1019cm_3至5.0X 10 21cm_3的杂质高浓度、并且扩散层的杂质浓度是1.0X 10 19cm_3至1.0X 1021cm_3的杂质高浓度，则即使杂质浓度有波动，也能够将表面电极和硅基板以低电阻导通，能够提供低电阻的半导体装置。
[0048]接着，如图3 (d)所示，通过热氧化法在硅基板2的表面形成具有50?500nm的膜厚的硅氧化膜18。此时，注入到第一沟槽12的内部表面的第一导电型杂质的扩散层14的磷热扩散，注入到邻接的第一沟槽12的内部表面的第一导电型杂质的扩散层14相互连接，第一沟槽12之间的第一导电型杂质的低浓度层6全部成为第一导电型杂质的扩散层14。在将通过上述热氧化形成的硅氧化膜18用氢和氧的混合气体以1000°C、40分的条件形成的情况下，上述注入的磷杂质热扩散1 μ m左右，因此多个第一沟槽12的间隔优选设为2.0 μ m以下。
[0049]本实施方式中，N型的第一导电型杂质的扩散层14具有5.0X1019cm_3左右的杂质浓度，第一多晶硅16具有5.0X102°cnT3左右的杂质浓度，从硅基板2的表面直到第一导电型杂质的高浓度层4被以一定的浓度形成，将作为第一电极34的漏极电极和第一导电型杂质的高浓度层4以低电阻导通。另外，上述第一导电型杂质的扩散层14也可以通过来自于埋入到上述第一沟槽12内的掺杂为N型的第一多晶硅16的热扩散来形成。
[0050]接着，如图4 (a)所示，在硅氧化膜18上，通过光刻技术，形成在通过以后的工序形成第二沟槽22的区域具有开口的抗蚀剂图案，通过以抗蚀剂图案为掩模的蚀刻，将形成第二沟槽22的区域上的硅氧化膜18去除。去除抗蚀剂图案后，通过以图案化的硅氧化膜18为掩模的干法蚀刻，形成第二沟槽22。
[0051]接着，如图4(b)所示，在第二沟槽22的内部表面，形成具有8?lOOnm的膜厚的栅极绝缘膜24。然后，将成为栅极电极材料的200?800nm的具有导电性的多晶硅膜堆积到硅基板2表面和第二沟槽22的内部，形成将栅极引出布线等的栅极多晶硅布线形成区域覆盖的抗蚀剂图案，通过以该抗蚀剂图案为掩模的栅极多晶硅膜的蚀刻，去除硅氧化膜18上的多晶硅膜，形成成为栅极电极材料的第二多晶硅26。
[0052]接着，如图4(c)所示，形成将体区域28以外覆盖的抗蚀剂图案，将硼离子注入而形成体区域28。接着，形成将源极区域30以外覆盖的抗蚀剂图案，将磷离子注入而形成源极区域30。接着，通过CVD (Chemical Vapor Deposit1n)技术形成层间绝缘膜32。
[0053]接着，如图4(d)所示，在层间绝缘膜32形成抗蚀剂图案，该抗蚀剂图案在作为漏极电极的第一电极34和作为源极电极的第二电极36和作为栅极电极的第三电极38的形成接触部的区域具有开口。然后，通过蚀刻形成漏极、源极和栅极的接触部。接着，形成进行电连接的导电膜，在形成作为漏极电极的第一电极34、作为源极电极的第二电极36和作为栅极电极的第三电极38的区域形成抗蚀剂图案。然后，通过蚀刻形成作为漏极电极的第一电极34、作为源极电极的第二电极36和作为栅极电极的第三电极38。
[0054]图5是表示图2的垂直方向(V)的浓度分布的图。图6是表示图2的水平方向(Vi)的浓度分布的图。
[0055]如图2、图5所示，形成在第一沟槽12的内部表面的N型的第一导电型杂质的扩散层14，在第一沟槽12的内部表面通过离子注入均匀地形成杂质，因此对于深度方向形成为一定的浓度。本实施方式中，N型的第一导电型杂质的扩散层14具有5.0 X 1019cm-3左右的杂质浓度。
[0056]如图2、图6所示，形成在第一沟槽12的内部表面的N型的第一导电型杂质的扩散层14，通过后工序的热处理而扩散，第一沟槽12之间的第一导电型杂质的低浓度层6被第一导电型杂质的扩散层14充满。此外，第一沟槽12的内部被掺杂为N型的第一多晶硅16 (Doped PS)填埋，所以表示图6所示那样的横向上高浓度的分布。本实施方式中，第一多晶硅16具有5.ΟΧΙΟ'πΓ3左右的杂质浓度。
[0057]如以上那样，本公开的纵型栅极半导体装置中，作为第一电极34的漏极电极和Ν型的第一导电型杂质的高浓度层4利用由掺杂为Ν型的第一多晶硅16和包围第一多晶硅16而形成的第一导电型杂质的扩散层14构成的第一沟槽部10而导通，从而以低电阻导通。
[0058](第二实施方式)
[0059]以下，关于第二实施方式的半导体装置，参照图7来说明。本实施方式中，通过ΝΡΝ型的纵型双极型半导体装置将本公开具体化。本实施方式中，第一导电型是Ν型，第二导电型是Ρ型。另外，对于ΡΝΡ型的纵型晶体管半导体装置，也能够通过将元件内的各杂质区域的导电型颠倒而同样地应用以下的说明。
[0060]图7是表示本公开的纵型晶体管半导体装置的剖面图。
[0061]如图7所示，本实施方式的纵型晶体管半导体装置中，在硅基板2的表面设置作为第一电极34的集电极电极、作为第二电极36的发射极电极、作为第三电极38的基极电极。与上述纵型栅极半导体装置同样，在作为第一电极34的集电极电极的下部，形成由Ν型的第一导电型杂质的扩散层14和掺杂为Ν型的第一多晶硅16构成的第一沟槽部10。Ν型的第一导电型杂质的低浓度层6中，由比Ν型的第一导电型杂质的低浓度层6高浓度的Ρ型杂质区域构成的基极区域40比Ν型的第一导电型杂质的低浓度层6浅地设置。基极区域40中，由比基极区域40高浓度的N型杂质区域构成的发射极区域42比基极区域40浅地设置。
[0062]若对作为第一电极34的集电极电极相对于作为第二电极36的发射极电极施加正电压、对作为第三电极38的基极电极相对于作为第二