功率器件失效点定位方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是针对无屏蔽金属层的功率器件ID或者BV失效点的定位方法。
【背景技术】
[0002]功率器件ID或者BV(击穿电压)失效进行FA分析时，一般由于正面金属层太厚，失效点很难定位，需要去除铝层，芯片正面只留屏蔽层后再通过芯片背面加压，正面栅极和源极接地，在失效状态下进行失效点的定位后进行后续分析。
[0003]目前对于无屏蔽层功率器件ID或者BV失效是一个分析难点，带金属时，由于金属层厚而无法定位(如图1)，去除金属层，由于无屏蔽层，测试时通路无法建立，导致后续分析无法进行下去。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种功率器件失效点定位方法，针对无屏蔽层功率器件ID或BV失效进行失效点的定位。
[0005]为解决上述问题，本发明所述的功率器件失效点定位方法，包含:
[0006]步骤一，利用药液去除样品正面的金属铝层；
[0007]步骤二，对除需要测试的芯片以外的区域进行全面的保护；
[0008]步骤三，使用镀金机镀金，使样品表面形成一层较均匀的金属层；
[0009]步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点；
[0010]步骤五，对失效芯片背面加压，正面垫的触点接地，进行测试以及失效点的定位。
[0011]进一步地，所述步骤一中药液为盐酸、磷酸或其他能去除铝的药剂。
[0012]进一步地，所述步骤二中，采用单面铜胶，或塑料薄膜进行保护，或者其他粘附性强又易去除的材料。
[0013]进一步地，所述步骤三中，镀金厚度大于20nm，形成均勾全覆盖的金属薄膜。
[0014]进一步地，所述步骤四中，铂触点的大小在25X 25μπι以上，厚度大于0.3μπι。
[0015]本发明所述的功率器件失效点定位方法，针对正面无屏蔽层的功率器件，能够准确地对失效点进行定位，提高失效器件分析效率。
【附图说明】
[0016]图1是芯片带厚铝层测试示意图。
[0017]图2是芯片带厚铝层的剖面示意图。
[0018]图3是去除芯片表面的铝层示意图。
[0019]图4是芯片正面保护示意图。
[0020]图5是芯片正面镀金示意图。
[0021]图6是形成铀触点示意图。
[0022]图7是对铂触点进行加压测试示意图。
[0023]图8是本发明方法流程图。
【具体实施方式】
[0024]本发明所述的功率器件失效点定位方法，包含:
[0025]步骤一，利用药液去除正面金属AL层，此方法能完全并且均匀地去除AL。药液如盐酸、磷酸等。如图2及图3所示，将图2中所示的表层金属铝去除，形成如图3所示。其他方法如研磨等由于均匀度很难把握，出现部分区域残留过厚以及部分区域研磨过多等情况出现。
[0026]步骤二，对除需要测试的失效芯片，其他区域使用单面铜胶，或其他如塑料薄膜等能粘附表面且易去除的材料进行全面保护。如图4所示，图中虚线区域为保护区域。全面保护的目的是避免后续分析时旁边的区域的信息影响到需要测试芯片信息而造成干扰。使用具有粘附性以及易去除的材料去除的目的:粘附性的目的是为后续步骤准备，具有好的粘附性能更好的保护好需要保护的区域，避免材料与芯片之间存在较大缝隙而使后续镀金时部分侧钻而影响保护功能；易去除的目的是为了在去除保护材料时避免留下过多残留物而影响后续的测试结果。
[0027]步骤三，使用镀金机镀金20nm左右，使样品表面形成一层较均匀的金属层。如图5所示。比如用HITACHI型号为E-1045 1n Sputter机台，在条件为12mA下镀200秒以上的Pt-Pd，镀金太薄较难使分析区域全部且均匀地生成导电性金属层，而错过失效点。
[0028]步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点。如图6所示。一般使用FIB I BEAM垫一个25Χ25μπι以上，厚度大于0.3μπι的触点，太小测试时存在困难，太大太厚则比较浪费时间。
[0029]步骤五，如图7所示，为形成铂触点的样品芯片横断剖视图，使用EMMI/0BIRCH，在背面加压，将正面形成的铂触点接地，进行测试以及失效点的定位。
[0030]以上即是本发明对无屏蔽层的功率器件进行失效点定位的方法，针对无屏蔽层的失效芯片，本发明采用镀金工艺，并形成正面铂触点，去除了表层金属铝，并形成连接通路，解决了无屏蔽层的失效芯片失效分析问题。
[0031]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种功率器件失效点定位方法，其特征在于: 步骤一，利用药液去除样品正面的金属铝层； 步骤二，对除需要测试的芯片以外的区域进行全面的保护； 步骤三，使用镀金机镀金，使样品表面形成一层较均匀的金属层； 步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点； 步骤五，对失效芯片背面加压，正面垫的触点接地，进行测试以及失效点的定位。2.如权利要求1所述的功率器件失效点定位方法，其特征在于:所述步骤一中药液为盐酸、磷酸或其他能去除铝的药剂。3.如权利要求1所述的功率器件失效点定位方法，其特征在于:所述步骤二中，采用单面铜胶，或塑料薄膜进行保护，或者其他粘附性强又易去除的材料。4.如权利要求1所述的功率器件失效点定位方法，其特征在于:所述步骤三中，镀金厚度大于20nm，形成均勾全覆盖的金属薄膜。5.如权利要求1所述的功率器件失效点定位方法，其特征在于:所述步骤四中，铂触点的大小在25 X 25μπι以上，厚度大于0.3μπι。
【专利摘要】本发明公开了一种功率器件失效点定位方法，包含：步骤一，利用药液去除样品正面的金属铝层；步骤二，对除需要测试的芯片以外的区域进行全面的保护；步骤三，使用镀金机镀金，使样品表面形成一层较均匀的金属层；步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点；步骤五，对失效芯片背面加压，正面垫的触点接地，进行测试以及失效点的定位。
【IPC分类】H01L21/66
【公开号】CN105448766
【申请号】CN201511026757
【发明人】芮志贤, 赖华平
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年3月30日
【申请日】2015年12月31日