片的剖面图中，在抛光后的第一 Si02层4中注入高能量离子的部分第一 Si02层为介质层5，较佳地，注入离子后生成的所述介质层5的厚度为200_600nmo
[0055]可动离子电荷是广泛存在于芯片中的一种杂质污染，其主要成分为碱金属离子，如Na离子和K离子等，这种可动离子在电场、机械应力、温度的作用下会在氧化层中自由移动，最终引发器件参数漂移，如M0S器件的阈值电压，高压器件的击穿电压等。
[0056]在第一 Si02层中注入高能量离子生成介质层5时，注入的高能量离子使生成的Si02介质层更加致密、使紧贴顶层金属的第一 Si02层的局部应力减小，同时注入的高能量离子固定了 Si02介质层中的可动离子电荷(如Na+、K+)，减小了 Si02介质层5与抛光后的第一 3102层4之间的界面态。
[0057]步骤104中，采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法在所述介质层5的表面生成第二 Si02层，如图6所示的芯片的剖面图中生成的所述第二 Si02层6的厚度为100-500nm。制作的第二 Si02层为TE0S (正硅酸乙脂二氧化硅)、USG(无掺杂硅玻璃)、PSG(磷硅玻璃，磷含量2% -6% )、SR0(富硅氧化物)等，其中，第二Si02层6中的二氧化硅是由硅烷SiH4与氧气02反应生成的。
[0058]与传统钝化膜层中位于第一 Si02层和SiN层之间的第二 Si02层相比，步骤104中的第二 Si02层6是在介质层5表面生成的，因介质层5注入了高能量离子而呈现平整致密的特点，使生成的第二 Si02层6与介质层5之间的机械应力较小。
[0059]步骤105中，采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法在所述第二 Si02层表面生成SiN层，如图7所示的芯片的剖面图中，生成的所述SiN层7的厚度为100-1000nm。
[0060]在所述第二 Si02层表面生成的SIN层7，相对传统的钝化层结构更为平滑其折射率在1.8-2.2之间，产生的机械应力更小，产生的应力在-lOOOMpa到-lOMpa之间，且不会施加或传递到底部的器件层2，不会影响到器件的参数，更不会发生开裂，从而可以显著改善器件的可靠性。
[0061]步骤106中，采用热解法在所述SiN层7表面生成所述聚合物层，如图8所示的芯片的剖面图中，聚合物层8的厚度为100-1000nm。
[0062]实施中，聚合物层8由聚酰亚胺构成，聚酰亚胺的热分解温度达600°C，是聚合物中热稳定性最高的材料之一。聚酰亚胺可耐极低温，在_269°C的液态氦中不会脆裂。聚酰亚胺具有优良的机械性能，其热膨胀系数在2 X 10 5?3 X 10 5°C。聚酰亚胺具有很高的耐辐照性能，聚酰亚胺薄膜在5 X109rad快电子辐照后强度保持率为90%。聚酰亚胺具有良好的介电性能，介电常数为3.4左右，用作介电层进行层间绝缘，作为缓冲层可以减少应力、提高成品率。因此，聚酰亚胺作为芯片的外部保护层可以减少环境对芯片的影响，还可以对a_粒子起屏蔽作用，减少或消除器件的软误差。
[0063]上述实施例提供的一种制作芯片的方法中，通过对第一 Si02层进行抛光，使第一Si02层相对传统的紧贴顶层金属3的Si02层更加平整致密；在抛光后的第一 Si02层4中注入高能量离子生成介质层5，注入的高能量离子使生成的介质层5更加致密、使紧贴顶层金属部分第一 Si02层的局部应力减小，同时注入的高能量离子固定了介质层5中的可动离子电荷减小了介质层与抛光后的第一 3;102层4的界面态；在介质层5表面生长第二 3;102层6，与传统钝化膜层中位于第一 Si02层和SiN层之间的第二 Si02层相比，因介质层5平整致密而使第二 Si02层6与介质层5之间的机械应力较小；在第二 Si02层6表面生成SiN层7以及在SiN层7表面生成聚合物层8，与传统钝化膜层的最外层SiN层相比，聚合物层8具有的热稳定性和良好的介电性能，作为保护层，可以更好的减少外界对芯片的影响。
[0064]上述实施例提供的一种制作芯片的方法的适用性极广，可适用于几乎所有的半导体制造工艺中。
[0065]针对上述方法流程，本发明实施例还提供一种芯片，这些芯片的具体内容可以参照上述方法实施，在此不再赘述。
[0066]如图9所示的一种芯片，该芯片包括:
[0067]在半导体衬底1上完成器件层2的制作并在所述器件层2表面完成顶层金属3的制作后，在所述半导体衬底1上生成的第一 3102层；
[0068]在进行化学抛光后的第一 Si02层4中注入高能量离子后生成的介质层5 ；
[0069]在所述介质层的表面生成的第二 Si02层6 ；
[0070]在所述第二 Si02层表面生成的SiN层7 ;
[0071]以及在所述SiN层表面生成的聚合物层8。
[0072]较佳地，在所述半导体衬底1上生成的第一 Si02层的厚度为1000_1500nm ;所述抛光后的第一 Si02层4的厚度为500-1000nm。
[0073]较佳地，所述在抛光后的第一 Si02层4中注入高能量离子生成介质层5时，注入的高能量离子包括Ar、As、P、0离子，注入的能量是80-300KeV。
[0074]较佳地，所述介质层5的厚度为200_600nm。
[0075]较佳地，所述第一 Si02层4、所述第二 Si02层6、所述SiN层7的的制作方法为等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD。
[0076]较佳地，生成的所述第二 Si02层6的厚度为100_500nm，生成的所述SiN层7的厚度为100-1000nm，生成的所述聚合物层8的厚度为100-1000nm。
[0077]尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
[0078]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种芯片的制作方法，其特征在于，包括: 在半导体衬底上完成器件层的制备并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成第一 Si02层； 将所述第一 Si02层进行化学抛光； 在抛光后的第一 Si02层中注入高能量离子生成介质层； 在所述介质层的表面生成第二 Si02层； 在所述第二 Si02层表面生成SiN层； 在所述SiN层表面生成聚合物层。2.如权利要求1所述的方法，其特征在于，在所述半导体衬底上生成的第一Si02层的厚度为1000-1500nm ;所述抛光后的第一 Si02层的厚度为500_1000nm。3.如权利要求1所述的方法，其特征在于，所述在抛光后的第一Si02层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、0离子，注入的能量是80-300KeV。4.如权利要求3所述的方法，其特征在于，所述介质层的厚度为200-600nm。5.如权利要求1所述的方法，其特征在于，采用等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD的方法制备所述第一 Si02层、所述第二 Si02层、所述SiN层，米用热解法制备所述聚合物层。6.—种芯片，其特征在于，包括: 在半导体衬底上完成器件层的制备并在所述器件层表面完成顶层金属的制作后，在所述半导体衬底上生成的第一 Si02层； 在进行化学抛光后的第一 Si02层中注入高能量离子后生成的介质层； 在所述介质层的表面生成的第二 Si02层； 在所述第二 Si02层表面生成的SiN层； 以及在所述SiN层表面生成的聚合物层。7.如权利要求6所述的芯片，其特征在于，在所述半导体衬底上生成的第一Si02层的厚度为1000-1500nm ;所述抛光后的第一 Si02层的厚度为500_1000nm。8.如权利要求6所述的芯片，其特征在于，所述在抛光后的第一Si02层中注入高能量离子生成介质层时，注入的高能量离子包括Ar、As、P、0离子，注入的能量是80-300KeV。9.如权利要求8所述的芯片，其特征在于，所述介质层的厚度为200-600nm。10.如权利要求6所述的芯片，其特征在于，所述第一Si02层、所述第二 Si02层、所述SiN层的的制备方法为等离子增强化学气相沉积PECVD或常压化学气相沉积APCVD。
【专利摘要】本发明公开了一种芯片及其制作方法，通过对第一SiO2层进行抛光，使第一SiO2层相对传统的紧贴顶层金属的SiO2层更加平整致密；在抛光后的第一SiO2层中注入高能量离子生成介质层，注入的高能量离子使生成的介质层更加致密、使紧贴顶层金属部分的第一SiO2层产生的局部应力减小，同时注入的高能量离子固定了介质层中的可动离子电荷减小了介质层与抛光后的第一SiO2层的界面态；在介质层表面生长第二SiO2层，在第二SiO2层表面生成SiN层以及在SiN层表面生成聚合物层，解决了现有技术中存在的传统钝化层膜层产生较高的机械应力以及紧贴顶层金属处产生较大的局部应力而影响器件可靠性的问题。
【IPC分类】H01L21/50, H01L23/31
【公开号】CN105448853
【申请号】CN201410386757
【发明人】崔金洪, 何凡凡
【申请人】北大方正集团有限公司, 深圳方正微电子有限公司
【公开日】2016年3月30日
【申请日】2014年8月7日