· 65nm的厚度。
[0055] 将掩膜层12引入到层序列100的每个GaN层中引起在层序列100的背离支承衬底1 的表面上尤其高的压缩张力的建立，所述压缩张力实现具有在生长方向R中测量的直至8μπι 的厚度的发光二极管结构16的生长，而没有在发光二极管结构16中出现裂纹。
[0056] 结合图5,详细阐明在此所描述的方法的另一实施例。例如不同于图2的实施例，层 序列100当前没有AlGaN过渡层。层序列100的层结构沿生长方向例如能够如下所述：
[0057]-具有硅表面la的衬底1，
[0058]-成核层2以及缓冲层3,其能够分别例如由氮化铝组成并且能够具有总共大约 200nm的厚度，
[0059] -GaN层，其假晶地生长并且具有大约100nm的厚度，
[0000]-第一掩膜层12,其例如以氮化娃形成并且具有在lnm和2nm之间的厚度，
[00611 -另一 GaN层8,其具有大约700nm的厚度，
[0062]-第一 A1N层10,其例如能够在大约850°C的温度中生长，
[0063]-第三GaN层11，其例如具有大约700nm的厚度，和 [0064]-另一 A1N层，其能够在大约850°C的低生长温度中生长。
[0065] 该层序列100之后跟随有例如具有在4μπι和8μπι之间的厚度的发光二极管结构16。
[0066] 图5的实施例尤其以省去在缓冲层3和第一掩膜层12之间的AlGaN过渡层为特征。
[0067] 结合图6图形地示出省去该AlGaN过渡层4的效果。为此，图6示出用于不同反射的X 射线摇摆曲线的半值宽度（HalbwSrtsbreiten )。
[0068]在图6中的值A涉及基准结构，如其例如在图2中示出，所述基准结构包括AlGaN层 4。值B涉及层序列100，如其在图5中示出，在所述层序列中省去过渡层AlGaN。
[0069 ]特别地，图6示出反射10 2和201的X射线摇摆曲线的半值宽度的较低的数值。这是 级错位的降低的缺陷密度的明显提示。这使得可以期待在发光二极管结构16的构建用于辐 射产生的有源层中提高的内部量子效率。额外地，这种层序列100能够显著更简单并且因此 更低成本地制造。
[0070] 在图2、3和4中以及在对图5的描述中，对于每个层说明示例性厚度或者厚度范围。 在此，厚度或者厚度范围的所说明的边界能够在所说明的值+/-30 %、优选+/-20 %、尤其优 选+/-10%的范围中波动。
[0071] 该专利申请要求德国专利申请102009047881.7的优先权，其公开内容通过引用结 合于此。
[0072] 本发明不通过根据实施例的描述而限制于此。相反地，本发明包括任何新的特征 以及特征的任何组合，这尤其是包含在权利要求中的特征的任意组合，即使这些特征或者 这些组合本身在权利要求或者实施例中未明确说明。
[0073] 根据上述描述可知，本发明的实施例涵盖但不限于以下技术方案：
[0074] 方案1.用于制造发光二极管的方法，具有下述步骤：
[0075]-提供具有硅表面la的支承衬底1;
[0076]-沿生长方向R在所述硅表面la上沉积层序列100,并且 [0077]-将发光二极管结构16沉积到所述层序列100上，其中 [0078]-所述层序列100包含以氮化镓形成的GaN层5，
[0079]-所述层序列包含以氮化硅形成的掩膜层12,并且
[0080]-所述掩膜层12沿生长方向R跟随在所述GaN层5的至少一部分之后。
[0081 ]方案2.根据上一项方案所述的方法，其中 [0082]-所述掩膜层12设置在GaN层内。
[0083]方案3.根据上述方案之一所述的方法，其中 [0084]-所述掩膜层12直接邻接两个GaN层。
[0085]方案4.根据上述方案之一所述的方法，其中
[0086]-沿生长方向R在所述掩膜层12之前设置有至少两个GaN层5、8、11。
[0087] 方案5.根据上述方案之一所述的方法，其中
[0088] -所述层序列100包含至少两个GaN层5、8、11，
[0089] -沿生长方向R在每个GaN层5、8、11之后均跟随有A1N层7、10、15。
[0090] 方案6.根据上述方案之一所述的方法，其中 [0091]-所述层序列100包含至少两个GaN层5、8、11，
[0092]-沿生长方向R在每个GaN层5、8、11之后均跟随有AlGaN层7、10、15。
[0093] 方案7.根据上述方案之一所述的方法，其中
[0094] -所述层序列100包含至少两个GaN层5、8、11，
[0095] -沿生长方向R在每个GaN层5、8、11之后均跟随有AlGaN层7、10、15和/或A1N层7、 10、15〇
[0096] 方案8.根据方案6或7之一所述的方法，其中在所述AlGaN层7、10、15中的至少一个 中的Ga浓度在最少5 %和最多10 %之间。
[0097] 方案9.根据上述方案之一所述的方法，其中 [0098]-所述层序列100包含至少两个GaN层5、8、11，并且 [0099]-在每个GaN层5、8、11内均设置有掩膜层12。
[0100] 方案10.根据上述方案之一所述的方法，其中
[0101] -所述层序列100在所述硅表面la和沿生长方向R的首个掩膜层12之间没有AlGaN 层。
[0102] 方案11.根据上述方案之一所述的方法，其中 [0103]-所述层序列100没有AlGaN层。
[0104]方案12.根据上述方案之一所述的方法，其中 [0105]-沿生长方向R在缓冲层3之后直接跟随有GaN层5a。
[0106]方案13.根据上一项方案所述的方法，其中 [0107]-所述GaN层5a是假晶的GaN层5a。
[0108] 方案14.根据上一项方案所述的方法，其中
[0109] -沿生长方向R的首个所述掩膜层12设置在所述假晶的GaN层5a和GaN层8之间，其 中所述掩膜层12的厚度在0 · 5nm和2 · 5nm之间。
[0110] 方案15.根据上述方案之一所述的方法，其中
[0111] -将发光二极管结构16从所述层序列100剥离。
【主权项】
1. 用于制造层结构的方法，具有下述步骤： -提供具有硅表面(la)的支承衬底(1); -沿生长方向（R)在所述硅表面（la)上沉积层序列（100)，其中 -所述层序列（100)包含至少两个GaN层(5)，所述GaN层利用氮化镓形成， -所述层序列包含掩膜层（12)，所述掩膜层利用氮化硅形成， -所述掩膜层（12)沿生长方向（R)跟随在所述GaN层(5)的至少一部分之后，以及 -最早在第一GaN层(5a)的沉积之后施加掩膜层（12)。2. 用于制造层结构的方法，具有下述步骤： -提供具有硅表面(la)的支承衬底(1); -沿生长方向（R)在所述硅表面（la)上沉积层序列（100)，其中 一将由氮化铝构成的成核层(2)直接沉积到所述硅表面（la)上， 一将由氮化铝构成的缓冲层(3)直接沉积到所述成核层(2)上， 一将假晶的GaN层(5)直接沉积到所述缓冲层(3)上;其中 -假晶的GaN层(5)利用氮化镓形成， -所述层序列包含掩膜层（12)，所述掩膜层利用氮化硅形成， -所述掩膜层（12)沿生长方向（R)跟随在所述假晶的GaN层(5)的至少一部分之后，以及 -与所述成核层(2)相比在更高的生长温度下沉积所述缓冲层(3)。3. 根据权利要求1或2所述的方法， 其中所述掩膜层（12)设置在GaN层内。4. 根据权利要求1或2所述的方法， 其中所述掩膜层(12)直接邻接两个GaN层。5. 根据权利要求1或2所述的方法， 其中沿生长方向（R)在所述掩膜层（12)之前设置有至少两个GaN层(5、8、11)。6. 根据权利要求1或2所述的方法， 其中所述层序列（100)包含至少两个GaN层(5、8、11)，并且沿生长方向（R)在每个GaN层 (5、8、11)之后均跟随有A1N层(7、10、15)。7. 根据权利要求1或2所述的方法， 其中所述层序列（100)包含至少两个GaN层(5、8、11)，并且沿生长方向（R)在每个GaN层 (5、8、11)之后均跟随有厶《^^层(7、10、15)。8. 根据权利要求1或2所述的方法， 其中所述层序列（100)包含至少两个GaN层(5、8、11)，沿生长方向（R)在每个GaN层(5、 8、11)之后均跟随有厶《^^层(7、10、15)或厶1~层(7、10、15)。9. 根据权利要求7所述的方法， 其中在所述AlGaN层(7、10、15)中的至少一个中的Ga浓度在最少5 %和最多10 %之间。10. 根据权利要求1或2所述的方法， 其中所述层序列（100)包含至少两个GaN层(5、8、11)，并且在每个GaN层(5、8、11)内均 设置有掩膜层(12)。11. 根据权利要求1或2所述的方法， 其中所述层序列（100)在所述硅表面（la)和沿生长方向（R)的首个掩膜层（12)之间没 有AlGaN层。12. 根据权利要求1或2所述的方法， 其中所述层序列（100)没有AlGaN层。13. 根据权利要求1所述的方法， 其中所述层序列（1 〇〇)包括缓冲层(3)， 其中沿生长方向（R)在缓冲层(3)之后直接跟随有GaN层(5a)。14. 根据权利要求13所述的方法， 其中所述第一GaN层(5a)是假晶的GaN层(5a)。15. 根据权利要求13所述的方法， 其中所述第一GaN层(5a)是假晶的GaN层(5a)，并且其中沿生长方向（R)的首个所述掩 膜层（12)设置在所述假晶的GaN层（5a)和GaN层（8)之间，其中所述掩膜层（12)的厚度在 0 · 5nm和 2 · 5nm之间。16. 根据权利要求2所述的方法， 其中沿生长方向（R)的首个所述掩膜层（12)设置在所述假晶的GaN层(5a)和GaN层(8) 之间，其中所述掩膜层（12)的厚度在0 · 5nm和2 · 5nm之间。
【专利摘要】本发明涉及用于制造层结构的方法，具有下述步骤：提供具有硅表面(1a)的支承衬底(1)；沿生长方向(R)在所述硅表面(1a)上沉积层序列(100)，其中所述层序列(100)包含至少两个GaN层(5)，所述GaN层利用氮化镓形成，所述层序列包含掩膜层(12)，所述掩膜层利用氮化硅形成，所述掩膜层(12)沿生长方向(R)跟随在所述GaN层(5)的至少一部分之后，以及最早在第一GaN层(5a)的沉积之后施加掩膜层(12)。
【IPC分类】H01L21/02, H01L33/00
【公开号】CN105551932
【申请号】CN201510896742
【发明人】彼得·施陶斯, 菲利普·德雷克塞尔
【申请人】欧司朗光电半导体有限公司
【公开日】2016年5月4日
【申请日】2010年9月28日
【公告号】CN102576656A, CN102576656B, DE102009047881A1, EP2483914A1, US8828768, US9184337, US20130065342, US20140329350, WO2011039181A1