1，在衬底基板1上形成由栅金属层组成的栅极4和公共电极线6。 其中，衬底基板1可为玻璃基板或石英基板。
[0069] 具体地，可W采用瓣射或热蒸发的方法在衬底基板1上沉积一层厚度为 2500-16000A的栅金属层，栅金属层可W是Cu，Al，Ag ,Mo，Cr，Nd，化，Mn，Ti，化，W等金属 W及运些金属的合金，栅金属层可W为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\ ^\Ti ,Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻 胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅极和公共电 极线的图形所在区域，光刻胶未保留区域对应于上述图形W外的区域;进行显影处理，光刻 胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变;通过刻蚀工 艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅极4和公共电极 线6的图形。
[0070] 步骤2:在经过步骤1的衬底基板1上形成栅绝缘层2和有源层的图形；
[0071] 具体地，可W采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤1的衬底 基板1上沉积厚度约为2000-6000A的栅绝缘层2,其中，栅绝缘层材料可W选用氧化物、 氮化物或者氮氧化物，栅绝缘层可W为单层、双层或多层结构。具体地，栅绝缘层可W采用 Si 化，SiOx 或 Si(ON)Xo
[0072] 在栅绝缘层2上采用磁控瓣射、热蒸发或其它成膜方法沉积一层厚度约为 20-1000A的半导体层，在半导体层上涂覆光刻胶，进行曝光、显影、刻蚀，并剥离光刻胶， 形成有源层的图形。
[0073] 步骤3:在经过步骤2的衬底基板1上形成像素电极5、源电极和漏电极；
[0074] 具体地，可W在经过步骤2的衬底基板1上沉积一层透明导电层，在透明导电层上 涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻 胶保留区域，其中，光刻胶保留区域对应于像素电极5的图形所在区域，光刻胶未保留区域 对应于上述图形W外的区域;进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻 胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导 电层，剥离剩余的光刻胶，形成像素电极5的图形。
[0075] 具体地，可W在形成有像素电极5的衬底基板1上采用磁控瓣射、热蒸发或其它成 膜方法沉积一层厚度约为2说)肛妖紛0朵的源漏金属层7，源漏金属层可W是化，Al ,Ag,Mo， Cr ,Nd ,Ni，Mn，Ti Ja，W等金属W及运些金属的合金。源漏金属层可W是单层结构或者多层 结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用 掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻 胶保留区域对应于源电极、漏电极的图形所在区域，光刻胶未保留区域对应于上述图形W 外的区域;进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻 胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余 的光刻胶，形成源电极、漏电极的图形，漏电极与像素电极5连接。
[0076]步骤4:在经过步骤3的衬底基板1上形成纯化层3,并对纯化层3和栅绝缘层2进行 刻蚀形成过孔。
[OOW]具体地，可W采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤3的衬底 基板1上沉积厚度约为2000-6000A的纯化层3,其中，纯化层对才料可W选用氧化物、氮化 物或者氮氧化物，栅绝缘层可W为单层、双层或多层结构。具体地，纯化层3可W采用SiNx, SiOx或Si(ON)Xo
[0078] 步骤5:如图3所示，将经过步骤4的衬底基板1放置在包括有Ag+的银盐溶液中，银 盐溶液可为银氨溶液或银离子的其它馨合物溶液，银离子的浓度为〇.〇5mol/L~Imol/L。向 公共电极线6施加电信号，使得过孔处的银盐溶液在接触到公共电极线6后，银盐溶液中的 Ag+被还原而沉积在过孔处形成导电连接部8。
[0079] 具体地，经过步骤1-4后的阵列基板如图1所示，在阵列基板1上形成有信号输入端 11，信号输入端11与公共电极线6连接。如图2所示，将供电结构的探针13与信号输入端11连 接，向信号输入端11输入电流，其中，探针13未与信号输入端11接触的部分包裹有隔离层 14，隔离层14用于隔绝探针13与银盐溶液的接触，避免对过孔处的金属沉积造成影响。
[0080] 如图3所示，过孔处的Ag+经Ag++e^-一〉Ag在过孔处形成导电连接部8，具体地，可 W通过调节输入电流的大小，调节过孔处金属离子的沉积速率。
[0081] 步骤6:如图4所示，将经过步骤5的衬底基板1上形成公共电极9,公共电极9通过导 电连接部8与公共电极线6连接。
[0082] 具体地，可W在经过步骤5的衬底基板1上沉积一层透明导电层，在透明导电层上 涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻 胶保留区域，其中，光刻胶保留区域对应于公共电极9的图形所在区域，光刻胶未保留区域 对应于上述图形W外的区域;进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻 胶保留区域的光刻胶厚度保持不变;通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导 电层，剥离剩余的光刻胶，形成公共电极9的图形。
[0083] 经过上述步骤1-6即可制作得到本实施例的阵列基板，本实施例的阵列基板不存 在公共电极线、公共电极与导电连接部接触不良的问题，能够提高阵列基板的生产良率;并 且本实施例的技术方案对过孔的尺寸没有要求，能够在很小尺寸的过孔处形成导电连接 部，进而可W将过孔的尺寸设置的比较小，从而提高阵列基板的开口率。
[0084] W上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员 来说，在不脱离本发明所述原理的前提下，还可W作出若干改进和润饰，运些改进和润饰也 应视为本发明的保护范围。
【主权项】
1. 一种阵列基板的制作方法，其特征在于，包括： 在基板上形成第一导电图形； 在形成有所述第一导电图形的基板上形成包括有过孔的绝缘层，所述过孔处暴露出至 少部分所述第一导电图形； 将形成有所述绝缘层的基板沉浸在金属盐溶液中； 向所述第一导电图形输入电信号，使得过孔处的金属盐溶液在接触到所述第一导电图 形后，金属盐溶液中的金属离子被还原而沉积在所述过孔处形成导电连接部。2. 根据权利要求1所述的阵列基板的制作方法，其特征在于，所述阵列基板上形成有与 所述第一导电图形连接的信号输入端，所述向所述第一导电图形输入电信号包括： 向所述信号输入端输入电信号。3. 根据权利要求2所述的阵列基板的制作方法，其特征在于，所述向所述信号输入端输 入电信号包括： 将供电结构的探针与所述信号输入端连接，向所述信号输入端输入电流，其中，所述探 针未与所述信号输入端接触的部分包裹有隔离层，所述隔离层用于隔绝所述探针与所述金 属盐溶液的接触。4. 根据权利要求3所述的阵列基板的制作方法，其特征在于，向所述信号输入端输入电 流包括： 向所述信号输入端输入大小可调节的电流，进而控制所述过孔处金属离子的沉积速 率。5. 根据权利要求1所述的阵列基板的制作方法，其特征在于，形成所述导电连接部之 后，所述方法还包括： 在所述绝缘层上形成第二导电图形，所述第二导电图形与过孔处的所述导电连接部连 接。6. 根据权利要求5所述的阵列基板的制作方法，其特征在于，所述阵列基板上形成有多 个薄膜晶体管，所述第一导电图形为薄膜晶体管的漏极，所述第二导电图形为像素电极。7. 根据权利要求5所述的阵列基板的制作方法，其特征在于，所述第一导电图形为公共 电极线，所述第二导电图形为公共电极。8. 根据权利要求1-7中任一项所述的阵列基板的制作方法，其特征在于，所述金属盐溶 液包括银离子溶液。9. 根据权利要求8所述的阵列基板的制作方法，其特征在于，所述银盐溶液为银氨溶液 或银离子的螯合物溶液。10. 根据权利要求8所述的阵列基板的制作方法，其特征在于，所述银盐溶液中，银离子 的浓度为 〇 · 〇5mol/L ~lmol/L。11. 一种阵列基板，其特征在于，为采用权利要求1-10中任一项所述的制作方法制作得 到，所述阵列基板上形成有包括有过孔的绝缘层，所述过孔处形成有与第一导电图形连接 的导电连接部。12. -种显示装置，其特征在于，包括如权利要求11所述的阵列基板。
【专利摘要】本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。其中，阵列基板的制作方法，包括：在基板上形成第一导电图形；在形成有所述第一导电图形的基板上形成包括有过孔的绝缘层，所述过孔处暴露出至少部分所述第一导电图形；将形成有所述绝缘层的基板沉浸在金属盐溶液中；向所述第一导电图形输入电信号，使得过孔处的金属盐溶液在接触到所述第一导电图形后，金属盐溶液中的金属离子被还原而沉积在所述过孔处形成导电连接部。本发明的技术方案能够优化阵列基板过孔处的电连接状况，提高阵列基板的生产良率。
【IPC分类】H01L21/77, H01L27/12
【公开号】CN105575894
【申请号】CN201610056968
【发明人】文江鸿, 齐智坚, 张智, 唐滔良, 陈帅, 王志会, 钱谦, 唐秀珠, 苟中平, 陈刚
【申请人】重庆京东方光电科技有限公司, 京东方科技集团股份有限公司
【公开日】2016年5月11日
【申请日】2016年1月27日