91]要说明的是，第一半导体元件I的第一焊垫21、第二焊垫22以及第二半导体元件22的第一焊垫21’、第二焊垫22’形成于主动面10上，当封装后的第一半导体元件I与第二半导体元件2要组装于电路板(未示出)上时，第一半导体元件I的第一电极103、第二电极104与背电极层13可分别借助于第一焊垫21、第二焊垫22与导电结构20电性连接于电路板(未示出)上的元件。同样地，第二半导体元件2的第一电极203与第二电极204可分别借助于第一焊垫21’与第二焊垫22’电性连接于电路板上的电子元件。
[0092]要特别说明的是，在本实施例中，由于导电结构20形成于第一半导体元件I的主动区101与第二半导体元件2的主动区202之间，因此第一半导体元件I与第二半导体元件2实质上是通过导电结构20共享相同背电极层13。也就是说，第一半导体元件I与第二半导体元件2的漏极通过背电极层13电性连接，并且通过导电结构20延伸并露出于芯片上表面。另外，导电结构20可做为测试用的电极，并且第一半导体元件I与第二半导体元件2借助于导电结构20电性连接于电路板后，可利用电路板对第一半导体元件I与第二半导体元件2进行散热。
[0093]另外，由图7B中可看出，在本实施例中导电结构20是形成于通道部1lb的局部区域。但在其他实施例中，导电结构20也可以横穿第一半导体元件I与第二半导体元件2之间的通道部101b。
[0094]请再参照图1，接着在步骤S106中，沿外部区101的切割部1la执行一切割步骤，形成多个相互分离的封装结构Ml。在一实施例中，是借助于晶粒切割机来执行切割步骤。请配合参照图7A、图7B、图8A及图8B，其中图8A为本发明实施例一的晶圆级芯片尺寸封装结构切割后的剖面示意图，而图SB为本发明实施例一的晶圆级芯片尺寸封装结构在切割后的局部俯视示意图。在图7A至图8A的步骤中可看出，当进行切割步骤时，是沿着外部区101的切割部1la的切割线4进行切割。由于外部区101的切割部1la并未形成导电结构20，因此在执行切割步骤时，晶粒切割机的刀具较不需要对金属材进行切割，较不容易损耗。
[0095]实施例二
[0096]请参照图9，为本发明实施例二的晶圆级芯片尺寸封装结构的制造方法的流程图。
[0097]本实施例和前一实施例不同的地方在于，本实施例中，并未将两个半导体兀件形成封装结构，而是只针对一个半导体元件进行封装。并且在本实施例中，每一个被封装的半导体元件对应于一通道部。以下将以第一半导体元件I为例，详细说明本实施例的晶圆级芯片尺寸封装结构的制造方法。本实施例和前一实施例相同的元件具有相同的标号。
[0098]请参照图9、图1OA与图10B。图1OA为第一半导体元件I的俯视示意图，图1OB显TK图1OA沿H-H首I]面线的剂面TK意图。
[0099]在本实施例中，第一半导体元件I的主动面10同样定义出外部区101与主动区102，且在外部区101区分为切割部1la与通道部101b。要说明的是，在本实施例中，在主动区102的其中一侧旁的切割部1la较远离第一半导体元件I的主动区102,而通道部1lb较靠近第一半导体元件I的主动区102。
[0100]另外，图1OB至图1OD对应于图9中的步骤S200至S204。由于本实施例的步骤S200至步骤S204与前一实施例的步骤SlOO至步骤S104相同，在此不再赘述。也就是说，如图1OD所示，在完成步骤S204之后，第一半导体元件I的主动面与背面上已分别形成图案化保护层12与背电极层13，并且在通道部1lb已形成沟槽101h。
[0101]本实施例和前一实施例不同的地方在于，通过沟槽1lh形成导电结构以连接背电极层13的步骤以及形成第一焊垫21与第二焊垫22的步骤。详细而言，本实施例的方法是在进行步骤S204之后，继续进行步骤S205。
[0102]请配合参照图10E，其显示本发明实施例的晶圆级芯片尺寸封装结构在步骤S205中的局部剖面不意图。在步骤S205中，形成至少一金属障壁层14。
[0103]图1OE中显示，金属障壁层14顺形地覆盖沟槽1lh的内侧壁、图案化保护层12、第一电极103与第二电极104。在本实施例中，可以利用蒸镀或溅镀的方式来形成金属障壁层14，且构成金属障壁层14的材质可选自由钛、铜、钨及其任意组合所组成的群组或其中的一种。另外，金属障壁层14的厚度可介于50nm至300nm。
[0104]请再参照图9与图10F，在步骤S206中，形成光阻层15于金属障壁层14上，其中光阻层15具有至少一第一开口图案15a、一第二开口图案15b及一第三开口图案15c。
[0105]请配合参照图10F，其显示本发明实施例的晶圆级芯片尺寸封装结构在步骤S206中的局部剖面示意图。图1OF中显示，光阻层15的第一开口图案15a、第二开口图案15b及第三开口图案15c是分别对应定义第一电极103、第二电极104及通道部1lb的位置，以分别用来定义在后续制作过程中所要形成的多个焊垫的位置与形状。在本实施例中，前述的焊垫例如是前一实施例中的第一焊垫21、第二焊垫22。另外，本发明实施例中，光阻层15的厚度与在后续制作过程中所要形成的多个焊垫的高度相等。
[0106]在一实施例中，外部区101的切割部1la会完全被光阻层15所覆盖。并且，第三开口图案15c的孔径大于沟槽1lh的宽度，以暴露沟槽101h、位于外部区101的通道部1lb上的金属障壁层14以及部分位于主动区102上的金属障壁层14。要特别说明的是，第三开口图案15c将定义出和背电极层13电性连接的接触垫的形状与位置，而接触垫将在后续制作过程中用以使背电极层13和电路板上的电子元件电性连接。
[0107]请再参照图9，在步骤S207中，形成一金属导电层于第一开口图案15a、第二开口图案15b与第三开口图案15c中。在本实施例中，金属导电层具有叠层结构。
[0108]请配合参照图1OG与图10H，皆显示本发明实施例的晶圆级芯片尺寸封装结构在步骤S207中的局部剖面示意图。图1OG中显示，在同一制作过程中，将多个第一金属结构16a?16d分别填入第一开口图案15a、第二开口图案15b、第三开口图案15c与沟槽1lh中。详细而言，先在沟槽1lh中填入第一金属结构16d，接着再分别于第一开口图案15a、第二开口图案15b及第三开口图案15c中形成第一金属结构16a?16c。
[0109]也就是说,第一金属结构16a接触第一电极103,但第一金属结构16b接触第二电极104。另外，第一金属结构16d形成于沟槽1lh内以连接背电极层13，而第一金属结构16c则形成于沟槽1lh旁的主动面10上，并由沟槽1lh的位置朝主动区102延伸。
[0110]第一金属结构16a?16d的材料可以选择铜、镍或其合金。在其他实施例中，第一金属结构也可选择其他导电材料。在本实施例中，第一金属结构16a?16d的顶端是低于光阻层15的顶端。
[0111]接着，在图1OH中，将多个第二金属结构17a?17c分别填入第一开口图案15a、第二开口图案15b与第三开口图案15c。在本实施例中，第二金属结构17a?17c的顶端和光阻层15的顶面齐平。另外，第二金属结构17a?17c的材料例如是锡，以便后续将第一半导体元件I组装到电路板上。
[0112]请再参照图9，接着进行步骤S208，去除光阻层15及被光阻层15覆盖的金属障壁层14。请配合参照图101，其显示本发明实施例的晶圆级芯片尺寸封装结构在步骤S208中的局部剖面示意图。在去除光阻层15及被光阻层15覆盖的金属障壁层14后，形成于第一开口图案15a、第二开口图案15b与第三开口图案15c中的金属导电层会彼此电性隔离。
[0113]请参照图101，在图101中所示的第一金属结构16a与第二金属结构17a配合而产生的功能，相似于图7A中的第一焊垫21。第一金属结构16b与第二金属结构17b配合而产生的功能，相似于如图7A中的第二焊垫22。另外，第一金属结构16d填入沟槽1lh中以连接背电极层13，而第一金属结构16c与第二金属结构17c配合而作为可电性链接于电路板的接触垫。换言之，在本实施例中，通过沟槽1lh而用来连接背电极层13的导电结构会具有形成于沟槽1lh中的连接部(第一金属结构16d)以及形成于主动面10上的接触垫(第一金属结构16c与第二金属结构17c)，其中连接部