为连接于背电极层13与接触垫之间的一墙体。
[0114]在本实施例中，是以进行植球(ball drop)为例来进行说明。然而，在其他实施例中，进行步骤S104之后,也可以改为进行焊凸块(solder bumping)或铜柱凸块(Cu pillarBump)的制作过程。
[0115]接着，请参照图9及图10J。图1OJ显示本发明实施例的晶圆级芯片尺寸封装结构在步骤S209中的局部剖面示意图。如同前一实施例，在步骤S209中，沿外部区101的切割部1la执行一切割步骤，形成多个相互分离的封装结构M2。如图1OJ所示，在本实施例中，是沿着位于切割部1la的切割线4’，将两相邻的封装结构M2分离。
[0116]请参照图1OK及图10L，图1OK为本发明实施例的切割后的晶圆级芯片尺寸封装结构的剖面示意图。图1OL为本发明实施例的切割后的晶圆级芯片尺寸封装结构的俯视示意图。经过图9的本发明实施例的制造方法的封装结构M2在主动面10上形成图案化保护层12，并可以第二金属结构17a?17c分别和电路板上的电子元件电性连接。
[0117]请配合参照图11，其为本发明实施例中经过切割后的封装结构放置于导线架的俯视示意图。封装结构例如是图8A与图8B所示的封装结构M1，或者是如图1OK与图1OL所示的封装结构M2。另外，本发明实施例的晶圆级芯片尺寸封装结构的制作过程方法可以更包括下列步骤:
[0118]首先，提供一导线架3。详细而言，导线架3包括多个晶粒座30，且每一晶粒座30具有一表面，以接触封装结构Ml (或M2)，如图11所示。
[0119]接着，将切割后的每一封装结构Ml (或M2)以一导热胶材分别固设于晶粒座30上。详细而言，在将封装结构Ml (或M2)放置于晶粒座30之前，先在晶粒座30的表面涂布导热胶材，而导热胶材例如是导电胶、绝缘导热胶或者是锡膏。接着，可利用晶粒拾取机将已切割的每一封装结构Ml (或M2)分别放置在这些晶粒座30上。
[0120]随后，施以一加热制作过程，使导热胶材固化，从而使半导体元件I’固定于晶粒座30上。在加热制作过程中，可将整个导线架3放入烤箱中进行加热。最后，切割导线架3，以将多个晶粒座30由导线架3上分离。
[0121]在本实施例中，如图11所示，导线架3具有框架(未示出)以及用来固定每一晶粒座30的多个框条(未示出)。当要将多个晶粒座30由导线架3上分离时，可直接利用刀具沿着图11中所示的切割线5，将框条切断框条，即可使晶粒座30由导线架3上分离，而得到最后的成品。
[0122]综上所述，本发明的有益效果可以在于，本发明实施例所提供的晶圆级芯片尺寸封装结构的制造方法，其借助于在通道部形成一沟槽，并通过沟槽形成一导电结构，从而使背电极层可借助于导电结构而电性连接于其他电子元件。另外，当执行切割步骤时，是沿着切割部进行切割。
[0123]要特别说明的是，在有些晶圆级芯片尺寸封装制作过程中，会在晶圆背侧贴金属板作为背侧电极，而此种金属板厚度通常较厚。并且，为了使晶圆的背侧电极延伸到主动面作为连接电路板的焊垫，会在切割道中开槽，并填充金属材料。因此，在后续的切割制作过程中，刀具完全是对金属材料进行切割。然而，晶粒切割机的刀具通常具有偏薄的刀锋，当利用刀具沿着切割道进行切割时，金属板与切割道中所填充金属材料会导致刀具的耗损率提闻。
[0124]相较之下，在本发明实施例中，切割部并没有形成或仅具有少量用来连接背电极层的导电结构。据此，在执行切割步骤时，晶粒切割机的刀具只须针对晶圆本身与背金属层进行切割。并且，本发明实施例的背金属层的厚度较薄，因此可降低刀具的损耗率。
[0125]另外，本发明实施例的封装结构会再以导热胶材被固定于晶粒座上。据此，借助于导热胶材及晶粒座，可将封装结构中的半导体元件在运作时所产生的热散出，可尽量避免半导体元件的性能因高温而受到影响。
[0126]以上所述仅为本发明的较佳可行实施例，非因此局限本发明的权利要求保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求保护范围内。
【主权项】
1.一种晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述制造方法包括: 提供一晶圆，包含多个半导体元件，其中所述多个半导体元件中的一第一半导体元件具有一主动面与一背面，且所述主动面具有一主动区与一外部区，所述主动区设有一第一电极及一第二电极，所述外部区区分为一切割部与一通道部； 形成一图案化保护层于所述主动面上，所述图案化保护层具有多个开口以暴露所述第一电极、所述第二电极以及所述通道部； 执行一薄化制作过程于所述背面； 形成一背电极层于所述背面； 执行一蚀刻制作过程，以在所述通道部形成一沟槽以暴露所述背电极层； 通过所述沟槽形成一导电结构以连接所述背电极层；以及 沿所述切割部执行一切割步骤。2.如权利要求1所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述图案化保护层覆盖所述第一电极与所述第二电极的部分边缘区域。3.如权利要求1所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述第一电极为栅极电极、所述第二电极为源极电极且所述背电极层为漏极电极。4.如权利要求1所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，在形成所述导电结构以连接所述背电极层的步骤时，更包括通过多个所述开口分别形成一第一焊垫连接所述第一电极以及一第二焊垫连接所述第二电极。5.如权利要求1所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，在所述通道部形成一沟槽以暴露所述背电极层步骤后，包括: 形成至少一金属障壁层，覆盖所述沟槽的内侧壁、所述图案化保护层、所述第一电极与所述第二电极； 形成一光阻层于所述金属障壁层上，其中所述光阻层具有至少一第一开口图案、一第二开口图案及一第三开口图案，分别对应定义所述第一电极、所述第二电极以及所述通道部的位置； 形成一金属导电层于所述第一开口图案、所述第二开口图案与所述第三开口图案中；以及 去除所述光阻层及所述光阻层覆盖的所述金属障壁层，以形成一第一焊垫、一第二焊垫及该导电结构。6.如权利要求5所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述导电结构包括位于所述主动面上的一接触垫与位于所述沟槽中的一连接部。7.如权利要求6所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述连接部为一墙体，所述墙体连接所述背电极层与所述接触垫。8.如权利要求5所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述金属导电层具有叠层结构。9.如权利要求5所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述金属障壁层的材料为自由钛、铜、钨及其任意组合所组成的群组或其中的一种。10.如权利要求1所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，在执行所述切割步骤后形成多个相互分离的封装结构，且所述制造方法更包括: 提供一导线架，所述导线架包括多个晶粒座； 将已切割的所述每一封装结构以一导热胶材分别固设于多个所述晶粒座上；以及 切割所述导线架，以将多个所述晶粒座由所述导线架上分离。11.如权利要求1所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述多个所述半导体元件中的一第二半导体元件与该第一半导体元件相邻，且该通道部位于该第一半导体元件的主动区与该第二半导体元件的主动区之间。12.如权利要求11所述的晶圆级芯片尺寸封装结构的制造方法，其特征在于，所述背电极层延伸于所述第二半导体元件的背面。
【专利摘要】一种晶圆级芯片尺寸封装结构的制造方法，包括：提供包含多个半导体元件的晶圆，这些半导体元件中的一半导体元件具有主动面与背面，并且主动面上定义主动区与外部区，主动区内已设有第一电极及第二电极，且外部区区分为切割部与通道部；形成图案化保护层于主动面上，图案化保护层具多个开口以暴露第一电极、第二电极以及通道部；对背面执行薄化制作过程；形成背电极层于背面；执行选择性蚀刻制作过程，以在通道部形成沟槽，并暴露背电极层；通过所述沟槽形成连接背电极层的导电结构；以及沿切割部执行切割步骤。
【IPC分类】H01L21/60, H01L21/50
【公开号】CN105590867
【申请号】CN201410579555
【发明人】谢智正, 许修文
【申请人】无锡超钰微电子有限公司
【公开日】2016年5月18日
【申请日】2014年10月24日