2,漏电极12是Ni等金属电极。
[0039] 接下来，说明各半导体层以及区域的杂质浓度。漂移层2的η型的杂质浓度是I.OX IO14~I.OX IO17Cnf3，根据碳化硅半导体装置100的耐压等而设定。体区域5的ρ型的杂质浓 度是1.0 X IO14~1.0 X 1018cm-3。源极区域3的η型的杂质浓度是1.0 X IO18~1.0 X 1021cm-3。 体接触区域4的ρ型的杂质浓度是1.0 X IO18~1.0 X1021cnf3,为了降低与源电极11的接触电 阻，设为浓度比体区域5高的ρ型杂质浓度。
[0040] 耗尽化抑制层6的η型的杂质浓度比漂移层2的η型的杂质浓度高，是处于1.0 X IO17 以上、更优选处于2.OX IO17~5.OX IO17Cnf3的范围的η型杂质浓度，抑制从体区域5延伸的 耗尽层。另外，关于耗尽化抑制层6的厚度以及沟槽7的深度，在后述的碳化硅半导体装置 10 0的制造方法的说明中进行说明。
[0041] 接下来，简单地说明碳化硅半导体装置100的动作。在图1中，在对栅电极10施加阈 值电压以上的电压的情况下，在体区域5中，沿着沟槽7的侧面形成导电类型反转了的、BPn 型的沟道。由此，在从源电极11到漏电极12之间，形成同一导电类型的电流路径，所以通过 向漏电极12与源电极11之间施加电压而流过电流。这样对栅电极10施加阈值电压以上的电 压的状态成为碳化硅半导体装置100的导通状态。
[0042] 另一方面，在对栅电极10施加阈值电压以下的电压的情况下，由于在体区域5中不 形成沟道，所以不形成如导通状态的情况那样的电流路径。因此，即使向漏电极12与源电极 11之间施加电压，也不会从漏电极12向源电极11流入电流。这样对栅电极10施加阈值电压 以下的电压的状态成为碳化硅半导体装置100的截止状态。另外，碳化硅半导体装置100通 过控制对栅电极10施加的电压，切换导通状态和截止状态而进行动作。
[0043] 接下来，说明碳化硅半导体装置100的制造方法。图2至图4是示出本实施方式的碳 化硅半导体装置的制造方法的各工序的剖面图。
[0044] 在图2中，准备形成有由碳化硅构成的η型的半导体层20的基板1。更具体而言，在 作为η型的碳化硅基板的基板1上，通过外延生长法形成η型的半导体层20即可。另外，形成 为半导体层20的η型杂质浓度与上述漂移层2的η型杂质浓度对应。
[0045] 在图3中，在半导体层20内的上部，通过离子注入分别形成源极区域3、体接触区域 4、体区域5以及耗尽化抑制层6。关于离子注入，在形成η型区域的情况下，作为施主例如注 入N离子，在形成ρ型区域的情况下，作为受主例如注入Al离子。以各区域中的杂质浓度为上 述值的方式形成。另外，形成各区域的顺序也可以前后颠倒，也可以针对全部或者一部分的 区域，不通过离子注入而通过外延生长来形成。其中，与耗尽化抑制层6的厚度等有关的详 细情况在后面叙述，但在本实施方式中，为了比以往的电流扩散层更薄地形成耗尽化抑制 层6,更期望通过面内偏差更少的离子注入来形成。
[0046] 在图4中，通过反应性离子蚀刻(RIE)形成从源极区域3的表面贯通体区域5以及耗 尽化抑制层6而到达漂移层2的沟槽7。另外，关于沟槽7的深度，在后面叙述。
[0047] 之后，在沟槽7内，在底面以及侧面形成栅极绝缘膜9,以埋入到沟槽7的方式，在栅 极绝缘膜9上形成栅电极10。然后，在以覆盖栅电极10的方式形成层间绝缘膜8之后，以与源 极区域3的表面和体接触区域4的表面相接的方式形成源电极11，在基板1的背面形成漏电 极12。通过以上的工序，能够制作图1所示的碳化硅半导体装置100。
[0048] 接下来，说明耗尽化抑制层6的厚度。耗尽化抑制层6的厚度被设定为可靠地抑制 在体区域5和耗尽化抑制层6的pn结部处从体区域5朝向漂移层2延伸的耗尽层。具体而言， 使用式（1)，根据体区域5的ρ型杂质浓度、耗尽化抑制层6的η型杂质浓度以及通过在导通状 态下对漏电极12与源电极11之间施加的电压（导通电压)计算的η型区域的耗尽层宽度ln， 设定耗尽化抑制层6的厚度。另外，η型区域的耗尽层宽度In设为从体区域5和耗尽化抑制层 6的边界向耗尽化抑制层6侧延伸的耗尽层的宽度。
[0049] [式1]
[0050]
[0051]在式（1)中，Na表示受主浓度(体区域5的ρ型杂质浓度），Nd表示施主浓度(耗尽化 抑制层6的η型杂质浓度），es表示真空介电常数，q表示基本电荷，Obl表示扩散电位，Va表示 施加偏置电压(导通电压）。另外，能够使用式(2)来求出扩散电位Φη。
[0052] [式2]
[0053]
[0054]在式(2)中，k表示玻尔兹曼常数，T表示温度，ni表示本征载流子密度。
[0055]图5示出通过式（1)计算的耗尽层宽度In和施主浓度Nd的关系。在图5中，纵轴表示 η型区域的耗尽层宽度ln，横轴表示施主浓度NcL另外，通过式（1)计算的耗尽层宽度In设为 室温(25°C)下的耗尽层的宽度。另外，在以下的具体的耗尽层宽度In的计算时，受主浓度Na 设为在本实施方式中设想的体区域5的杂质浓度中最高的杂质浓度（1.0 X IO18Cnf3)。以下， 只要没有特别的记载，在计算耗尽层宽度In时，设为受主浓度Na=I.OX IO18Cnf3，计算耗尽 层宽度In。
[0056] 在图5中可知，耗尽层宽度In具有随着施主浓度Nd变低而增加的倾向，特别是如果 施主浓度Nd比1.0 X IO17Cnf3低，则耗尽层宽度In开始急剧扩大。即，1.0 X IO17Cnf3以上的区 域是对于抑制耗尽层宽度In有效的杂质浓度。另外，可知即使设为2.OX IO17Cnf3以上、特别 是5.OX IO17Cnf3以上的杂质浓度，耗尽层宽度In的抑制量也几乎不变化。在1.0 X IO17Cnf3以 下的区域中，耗尽层宽度In相对于施主浓度的减少率（图5中的示图的斜率的绝对值)相比 于1.0 X IO17Cnf3以上的区域，约为20倍以上。因此，1.0 X IO17Cnf3以上的区域成为对于抑制 耗尽层宽度In有效的杂质浓度。另外，在2.0 X IO17Cnf3以上的区域中，与I .OX IO18Cnf3附近 的耗尽层宽度相比，能够将耗尽层宽度In的增加率抑制为10倍以下，更有效。进而，通过进 一步提高施主浓度NcU能够进一步减小耗尽层宽度In的变动，特别是如果设为5.OX IO17Cm 4以上的杂质浓度，则耗尽层宽度In几乎不变化，耗尽层宽度In的增加率也能够设为相对于 1.0 X IO18Cnf3附近的耗尽层的3倍以下。
[0057] 另一方面，如果考虑随着杂质浓度增加而半导体层20内的电场增大，则不期望不 必要地增加杂质浓度。因此，在本实施方式中，将耗尽化抑制层6的η型杂质浓度设为I.OX IO 17Cnf3以上、更优选为2.0 X IO17Cnf3~5.0 X IO17Cnf3的范围的杂质浓度。另外，将耗尽化抑 制层6的厚度设定成至少比根据体区域5的ρ型杂质浓度和耗尽化抑制层6的η型杂质浓度使 用式(1)计算的耗尽层宽度In大。
[0058] 但是，伴随温度变化，耗尽层宽度In变化，所以为了可靠地抑制耗尽层，也需要考 虑温度变化。图6是示出通过式（1)计算的耗尽层宽度In和温度的关系的示图。在图6中，纵 轴表示η型区域的耗尽层宽度1η[μπι]，横轴表示温度T[K]，各示图表示将η型杂质浓度设为 1.0 X 1017cm-3、5.0 X 1017cm-3、1.0 X 1018cm-3的情况下的耗尽层宽度In。
[0059] 在图6中，可知随着温度上升而耗尽层宽度In增加。此处，可知如果考虑从碳化硅 半导体装置100的室温至作为最大动作温度(200°C~300°C)的约500[K]的温度变化，则在 任意的η型杂质浓度的情况下，耗尽层宽度In的增加量相对于室温时的耗尽层宽度In都在 30%左右以内。由此，在考虑了温度变化的情况下，耗尽化抑制层6的厚度期望设为根据体 区域5的ρ型杂质浓度和耗尽化抑制层6的η型杂质浓度使用式（1)计算的室温时的耗尽层宽 度In的10