半导体器件及其制造方法
【技术领域】
[0001]本发明涉及半导体器件领域，特别涉及一种半导体器件及其制造方法。
【背景技术】
[0002]体硅器件技术一直是半导体器件的主流技术，但随着器件的特征尺寸不断减小，SOI (绝缘体上娃，Silicon-On-1nsulator)技术应运而生。
[0003]SOI技术是在背衬底和顶层硅中间嵌埋一层S12的埋氧化层，然后以此衬底作为基底，在顶层硅上制作晶体管器件。S12埋氧化层确保了器件的介质隔离，使器件的寄生电容和漏电流显著减小，还彻底消除了体硅器件中的寄生闩锁效应，具有寄生电容小、短沟道效应小、速度快、集成度高、功耗低等优点，越来越受业界的青睐。
[0004]SOI衬底分厚层和薄层S0I，薄层SOI器件的顶层硅的厚度小于栅下最大耗尽层的宽度，当顶层娃的厚度变薄时，器件从部分耗尽(Partially Deplet1n)向全部耗尽(FullyDeplet1n)转变，当顶层??圭小于50nm时，为超薄SOI (Ultra thin S0I,UTS0I), SOI器件全部耗尽，全部耗尽的器件具有较大电流驱动能力、陡直的亚阈值斜率、较小的短沟道、窄沟道效应和完全消除Kink效应等优点，特别适用于高速、低压、低功耗电路的应用，超薄SOI成为22nm以下尺寸工艺的理想解决方案。
[0005]然而，ETSOI对于顶层硅厚度的均匀性要求极高，晶圆的制造成本高，同时，由于薄的顶层硅会造成全非晶化，在源漏退火结晶时没有S种子硅(Seed Si)作为生长起始点，需要原位外延生长源漏区来形成源漏区及源漏延伸区，工艺较为复杂且成本高。
【发明内容】
[0006]本发明的目的旨在至少解决上述技术缺陷之一，提供一种半导体器件及其制造方法。
[0007]一种半导体器件的制造方法，包括:
[0008]提供SOI衬底；
[0009]在衬底上形成器件结构；
[0010]去除器件结构的栅极，直至暴露顶层硅，以形成栅开口 ；
[0011]沿顶层硅的(111)晶面进行刻蚀，以在栅开口下形成沟槽；
[0012]填充栅开口及沟槽，以重新形成栅极。
[0013]可选的，采用各项异性刻蚀沿顶层硅的(111)晶面进行湿法腐蚀，以在栅开口下形成沟槽。
[0014]可选的，刻蚀剂为TEMAH。
[0015]可选的，在重新形成栅极之前，还包括步骤:进行氧化工艺，以在沟槽表面形成氧化层；去除该氧化层。
[0016]可选的，在沿顶层硅的(111)晶面进行刻蚀的步骤中，通过控制刻蚀时间，形成的沟槽的形状为开口的倒三角形、菱形或倒梯形。
[0017]此外，本发明还提供了上述方法形成的半导体器件，包括:
[0018]SOI 衬底；
[0019]衬底上的器件结构；
[0020]其中，衬底的顶层硅中形成有沟槽，该沟槽的壁由沿顶层硅的(111)晶面刻蚀形成；器件结构的栅极形成在沟槽中及沟槽之上。
[0021]可选的，所述沟槽为开口的倒三角形、菱形或倒梯形的形状。
[0022]本发明实施例提供的半导体器件及其制造方法，采用SOI衬底，在形成器件结构后，将栅极去除，并进一步刻蚀栅开口下的沟道区域，从而在沟道区域的衬底中形成沟槽，进而重新形成栅极，这样，刻蚀后的沟道变得更薄，利于形成全耗尽型的器件，同时，沟道的有效长度变长，有效缓解短沟道效应，该方法可以利用普通的SOI衬底，且制造工艺与传统兼容，工艺简单易行且制造成本低。
【附图说明】
[0023]本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:
[0024]图1示出了根据本发明实施例的半导体衬底的制造方法的流程图；
[0025]图2-图8示出了根据本发明实施例的半导体器件的各个形成阶段的示意图。
【具体实施方式】
[0026]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0027]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0028]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0029]本发明提出了一种半导体器件的制造方法，包括步骤:提供SOI衬底；在衬底上形成器件结构；去除器件结构的栅极，直至暴露顶层硅，以形成栅开口 ；沿顶层硅的(111)晶面进行刻蚀，以在栅开口下形成沟槽；填充栅开口及沟槽，以重新形成栅极。
[0030]在本发明中，采用SOI衬底，在形成器件结构后，将栅极去除，并进一步刻蚀栅开口下的沟道区域，从而在沟道区域的衬底中形成沟槽，进而重新形成栅极，这样，刻蚀后的沟道变得更薄，利于形成全耗尽型的器件，同时，沟道的有效长度变长，有效缓解短沟道效应，该方法可以利用普通的SOI衬底，且制造工艺与传统兼容，工艺简单易行且制造成本低。
[0031]为了更好的理解本发明的技术方案以及技术效果，以下将结合流程图1对具体的实施例进行详细描述。
[0032]首先，在步骤SOl，提供SOI衬底100，参考图2所示。
[0033]在本发明中，采用SOI衬底100，SOI衬底100包括顶层硅100_1、背衬底100_3及他们之间的埋氧层100-2。在本发明的实施例中，SOI衬底选用厚层SOI衬底，也就是相对于薄层SOI衬底而言的普通SOI衬底，其顶层硅的厚度通常会大于50nm，通常为非耗尽型器件的衬底。
[0034]在本实施例中，所述SOI衬底100可以已做好前期处理操作，所述处理操作可以包括预清洗、形成阱区及形成隔离区102等，参考图3所示。
[0035]接着，在步骤S02，在衬底100上形成器件结构，参考图3所示。
[0036]可以根据需要形成所需类型的器件，在本实施例中形成了 CMOS器件结构。
[0037]具体的，首先，可以通过依次形成伪栅介质层104、栅极106以及帽层(图未示出)，而后利用刻蚀技术，进行图案化来形成栅极区，参考图3所示；而后，淀积并进行刻蚀来形成侧墙108。
[0038]所述栅介质层104可以为热氧化层或其他合适的介质材料，例如氧化硅、氮化硅等，在一个实施例中，可以为二氧化硅，可以通过热氧化的方法来形成。
[0039]所述栅极106可以为非晶硅、多晶硅或氧化硅等，在一个实施例中，可以为非晶硅。在本实施例中，该栅介质层和栅极为伪栅极和伪栅介质层，在形成器件结构后，将会被移除。
[0040]所述帽层可以为氮化物等，在一个实施例中，可以为氮化硅。
[0041]所述侧墙108可以具有单层或多层