一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件的制作方法
【技术领域】
[0001]本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，可用于提高高压集成电路片上ESD保护的可靠性。
【背景技术】
[0002]随着半导体集成技术的不断改进，电路系统不断向高密度、集成化方向发展。为满足电路系统高度集成化的发展需求，功率半导体集成技术在电路系统中应用日益广泛。尽管静电放电(ESD)对CMOS集成电路的损害已引起了电路工程师和科研人员的广泛关注与重视，传统的低压ESD防护方法与措施已取得一定的效果。但是，因功率半导体集成技术的引入导致电路系统的工作电压不断升高，传统的低压ESD防护方法和措施不能简单的移植到当今功率半导体集成电路系统中，功率半导体集成电路或片上高压集成电路(高压IC)的ESD防护已成为静电防护领域的一个重要问题与研究热点。因高压IC通常工作在大电压、大电流、强电磁干扰、频繁热插拔、超高或低于室温等高强度的工作环境下，高压IC的片上ESD防护面临着更严峻的挑战。因此设计人员需要对功率IC的ESD保护设计做额外的技术考量。
[0003]横向扩散金属氧化物半导体(LDMOS)器件因其具有耐高压和低导通电阻的特性，在高压IC的输出端常被用作负载的驱动管和ESD自保护器件。但是，随着IC制备工艺特征尺寸的不断减小，高压IC的芯片面积不断缩小，LDMOS单位面积的电压钳制能力和ESD鲁棒性也受到削弱，难以达到国际电工委员会规定的电子产品要求人体模型不低于2000V的静电防护标准(IEC6000-4-2)。经过科研人员的不断摸索，人们发现在LDMOS器件结构内部嵌入可控硅(SCR)，获得的LDMOS-SCR结构可大幅提高器件的ESD鲁棒性。然而，嵌入了 SCR的L D M O S器件在E S D脉冲作用下开启后的维持电压大幅减小，极易产生闩锁效应。若能提高LDMOS-SCR器件的维持电压或电流，则可有效避免器件产生闩锁。本发明实例通过结合LDMOS-SCR强鲁棒性与叉指MOS结构的大电容优势，设计了一个具有易触发，高维持电压与电流特性的强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件。在ESD脉冲作用下，该ESD高压保护器件会形成具有LDMOS-SCR结构的ESD电流泄放路径，增强器件的电流泄放能力和ESD鲁棒性，另外，具有内嵌PMOS和匪OS叉指结构的阻容耦合电流泄放路径，可促使器件在ESD脉冲来临时快速触发开启，具有易触发特性。而且，PMOS和匪OS多叉指结构，一方面，可增大器件的寄生电容，提高器件开启速度和触发电流;另一方面，当器件开启之后，维持电流增大，可降低器件SCR路径中的电子与空穴发射率，从而提高器件的维持电压和电压钳制能力。
【发明内容】
[0004]针对现有高压IC中的片上ESD防护器件普遍存在维持电压低、抗闩锁和电压钳制能力不足的问题，本发明实例设计了一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，既充分利用了LDMOS-SCR器件耐高压和强ESD鲁棒性的特点，又利用了嵌入式PMOS与NMOS叉指结构的大电容寄生效应的特点，以形成既具有LDMOS-SCR结构的ESD电流导通路径，又具有嵌入式PMOS与NMOS叉指结构的寄生阻容耦合电流导通路径，提高器件的维持电压和电流，增强器件的抗闩锁能力和ESD鲁棒性，可适用于高压IC的片上ESD保护。
[0005]本发明通过以下技术方案实现:
[0006]一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其包括源端内嵌WOS叉指结构和漏端内嵌PMOS叉指结构的阻容耦合电流路径和具有LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高电压钳制能力，其特征在于:主要由P衬底、P阱、N阱、第一场氧隔离区、第一P+注入区、第二场氧隔离区、第一N+注入区、第一鳍式多晶硅栅、第二N+注入区、第二鳍式多晶硅栅、第三N+注入区、第三鳍式多晶硅栅、多晶硅栅、第四鳍式多晶硅栅、第二 P+注入区、第五鳍式多晶硅栅、第三P+注入区、第六鳍式多晶硅栅、第四P+注入区、第三场氧隔离区、第四N+注入区和第四场氧隔离区构成；
[0007]在所述P衬底的表面区域从左至右依次设有所述P阱和所述N阱，所述P衬底的左侧边缘与所述P阱的左侧边缘相连，所述P阱的右侧与所述N阱的左侧相连，所述N阱的右侧与所述P衬底的右侧边缘相连；
[0008]在所述P阱的表面区域从左至右依次设有所述第一场氧隔离区、所述第一P+注入区、所述第二场氧隔离区和所述内嵌匪OS叉指结构，所述内嵌匪OS叉指结构由所述第一 N+注入区、所述第一鳍式多晶硅栅、所述第二N+注入区、所述第二鳍式多晶硅栅、所述第三N+注入区和所述第三鳍式多晶硅栅构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述第一场氧隔离区的左侧与所述P阱的左侧边缘相连，所述第一场氧隔离区的右侧与所述第一 P+注入区的左侧相连，所述第一 P+注入区右侧与所述第二场氧隔离区的左侧相连，所述第二场氧隔离区的右侧与所述内嵌NMOS叉指结构的左侧相连；
[0009]在所述N阱的表面区域从左至右依次设有所述内嵌PMOS叉指结构、所述第三场氧隔离区、所述第四N+注入区和所述第四场氧隔离区，所述内嵌PMOS叉指结构由所述第四鳍式多晶硅栅、所述第二 P+注入区、所述第五鳍式多晶硅栅所述第三P+注入区、所述第六鳍式多晶硅栅、所述第四P+注入区构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述内嵌PMOS叉指结构的右侧与所述第三场氧隔离区的左侧相连，所述第三场氧隔离区的右侧与所述第四N+注入区的左侧相连，所述第四N+注入区的右侧与所述第四场氧隔离区的左侧相连，所述第四场氧隔离区的右侧与所述N阱的右侧边缘相连；
[0010]所述多晶硅栅横跨在所述P阱和所述N阱的表面部分区域，所述多晶硅栅的左侧与所述内嵌NMOS叉指结构的右侧相连，所述多晶硅栅的右侧与所述内嵌PMOS叉指结构的左侧相连；
[0011]所述第一P+注入区与第一金属I相连，所述第一 N+注入区与第二金属I相连，所述第一鳍式多晶硅栅与第三金属I相连，所述第二 N+注入区与第四金属I相连，所述第二鳍式多晶硅栅与第五金属I相连，所述第三N+注入区与第六金属I相连，所述第三鳍式多晶硅栅与第七金属I相连，所述多晶硅栅与第八金属I相连，所述第四鳍式多晶硅栅与第九金属I相连，所述第二 P+注入区与第十金属I相连，所述第五鳍式多晶硅栅与第十一金属I相连，所述第三P+注入区与第十二金属I相连，所述第六鳍式多晶硅栅与第十三金属I相连，所述第四P+注入区与第十四金属I相连，所述第四N+注入区与第十五金属I相连；
[0012]所述第一金属1、所述第二金属1、所述第三金属1、所述第五金属1、所述第六金属
1、所述第七金属I均与第一金属2相连，从所述第一金属2引出电极，用作器件的金属阴极；
[0013]所述第八金属1、所述第九金属1、所述第十金属1、所述第十一金属1、所述第十三金属1、所述第十四金属I和所述第十五金属I均与第二金属2相连，从所述第二金属2引出电极，用作器件的金属阳极；
[0014]所述第四金属I与第三金属2相连，所述第十二金属I与所述第三金属2相连；
[0015]本发明的有益技术效果为:
[0016](I)在本发明实例器件的漏端区域，由所述第四鳍式多晶硅栅、所述第二 P+注入区、所述第五鳍式多晶硅栅、所述第三P+注入区、所述第六鳍式多晶硅栅、所述第四P+注入区构成的所述内嵌PMOS叉指结构，可提高器件的维持电压，增强器件的电压钳制能力。
[0017](2)在本发明实例器件的源端区域，由所述第一N+注入区、所述第一鳍式多晶硅栅、所述第二 N+注入区、所述第二鳍式多晶硅栅、所述第三N+注入区和所述第三鳍式多晶硅栅