构成的所述内嵌NMOS叉指结构，可降低器件的触发电压，增高器件的ESD鲁棒性和电压钳制能力。
[0018](3)本发明实例器件中的所述内嵌PMOS叉指结构和所述内嵌NMOS叉指结构可增大器件的寄生电容，在瞬态ESD脉冲作用下，因阻容耦合效应可增大所述P阱和所述N阱的寄生电阻上的触发电流，降低器件的触发电压，增强器件的电压钳制能力，提高器件的表面电流导通均匀性。
【附图说明】
[0019]图1是本发明实例器件结构的三维示意图；
[0020]图2是本发明实例器件金属连接示意图；
[0021 ]图3是本发明实例器件在ESD脉冲作用下ESD电流泄放路径CPl和CP2的示意图；
[0022]图4是本发明实例器件在电流路径CPl处的剖面结构及其ESD脉冲作用下的内部等效电路图；
【具体实施方式】
[0023]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0024]本发明实例设计了一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，通过结合LDMOS-SCR结构强ESD鲁棒性与PMOS与匪OS叉指结构大寄生电容的优势，增强器件在高压ESD脉冲作用下的电压箝制和抗闩锁能力。
[0025]如图1所示的本发明实例器件结构的三维示意图，具体为为一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其包括源端内嵌NMOS叉指结构和漏端内嵌PMOS叉指结构的阻容耦合触发电流路径和具有LDMOS-SCR结构的ESD大电流泄放路径，以增强器件的ESD鲁棒性，提高电压钳制能力和器件的开启速度，其特征在于:主要由P衬底101、P阱102、N阱103、第一场氧隔离区104、第一P+注入区105、第二场氧隔离区106、第一 N+注入区107、第一鳍式多晶硅栅108、第二 N+注入区109、第二鳍式多晶硅栅110、第三N+注入区111、第三鳍式多晶硅栅112、多晶硅栅113、第四鳍式多晶硅栅114、第二P+注入区115、第五鳍式多晶硅栅116、第三P+注入区117、第六鳍式多晶硅栅118、第四P+注入区119、第三场氧隔离区120、第四N+注入区121和第四场氧隔离区122构成；
[0026]在所述P衬底101的表面区域从左至右依次设有所述P阱102和所述N阱103，所述P衬底101的左侧边缘与所述P阱102的左侧边缘相连，所述P阱102的右侧与所述N阱103的左侧相连，所述N阱103的右侧与所述P衬底101的右侧边缘相连；
[0027]在所述P阱102的表面区域从左至右依次设有所述第一场氧隔离区104、所述第一P+注入区105、所述第二场氧隔离区106和所述内嵌WOS叉指结构，所述内嵌NMOS叉指结构由所述第一 N+注入区107、所述第一鳍式多晶硅栅108、所述第二 N+注入区109、所述第二鳍式多晶硅栅110、所述第三N+注入区111和所述第三鳍式多晶硅栅112构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述第一场氧隔离区104的左侧与所述P阱102的左侧边缘相连，所述第一场氧隔离区104的右侧与所述第一 P+注入区105的左侧相连，所述第一 P+注入区105右侧与所述第二场氧隔离区106的左侧相连，所述第二场氧隔离区106的右侧与所述内嵌NMOS叉指结构的左侧相连；
[0028]在所述N阱103的表面区域从左至右依次设有所述内嵌PMOS叉指结构、所述第三场氧隔离区120、所述第四N+注入区121和所述第四场氧隔离区122，所述内嵌PMOS叉指结构由所述第四鳍式多晶硅栅114、所述第二 P+注入区115、所述第五鳍式多晶硅栅116、所述第三P+注入区117、所述第六鳍式多晶硅栅118、所述第四P+注入区119构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述内嵌PMOS叉指结构的右侧与所述第三场氧隔离区120的左侧相连，所述第三场氧隔离区120的右侧与所述第四N+注入区121的左侧相连，所述第四N+注入区121的右侧与所述第四场氧隔离区122的左侧相连，所述第四场氧隔离区122的右侧与所述N阱103的右侧边缘相连；
[0029]所述多晶硅栅113横跨在所述P阱102和所述N阱103的表面部分区域，所述多晶硅栅113的左侧与所述内嵌NMOS叉指结构的右侧相连，所述多晶硅栅113的右侧与所述内嵌PMOS叉指结构的左侧相连；
[0030]如图2所示，所述第一P+注入区105与第一金属I 201相连，所述第一N+注入区107与第二金属I 202相连，所述第一鳍式多晶硅栅108与第三金属I 203相连，所述第二N+注入区109与第四金属I 204相连，所述第二鳍式多晶硅栅110与第五金属I 205相连，所述第三N+注入区111与第六金属I 206相连，所述第三鳍式多晶硅栅112与第七金属I 207相连，所述多晶硅栅113与第八金属I 208相连，所述第四鳍式多晶硅栅114与第九金属I 209相连，所述第二P+注入区115与第十金属I 210相连，所述第五鳍式多晶硅栅116与第^^一金属I 211相连，所述第三P+注入区117与第十二金属I 212相连，所述第六鳍式多晶硅栅118与第十三金属I 213相连，所述第四P+注入区119与第十四金属I 214相连，所述第四N+注入区121与第十五金属I 215相连；
[0031]所述第一金属I 201、所述第二金属I 202、所述第三金属I 203、所述第五金属I205、所述第六金属I 206、所述第七金属I 207均与第一金属2 301相连，从所述第一金属2301引出电极304，用作器件的金属阴极；
[0032]所述第八金属I 208、所述第九金属I 209、所述第十金属I 210、所述第十一金属I211、所述第十三金属I 213、所述第十四金属I 214和所述第十五金属I 215均与第二金属2302相连，从所述第二金属2 302引出电极305，用作器件的金属阳极；
[0033]所述第四金属I 204与第三金属2 303相连，所述第十二金属I 212与所述第三金属2 303相连；
[0034]如图3所示，由所述金属阳极、所述N阱103、所述第四N+注入区121、所述第二 P+注入区115、所述第四鳍式多晶硅栅114、所述多晶硅栅113、所述P阱102、所述第一 N+注入区107、所述第一 P+注入区105和所述金属阴极构成一条具有LDMOS-SCR结构的ESD大电流泄放路径CPl，从而增强器件的二次失效电流和电压钳制能力；
[0035]由所述金属阳极、所述N阱103、所述第四N+注入区121、所述第四P+注入区119、所述第六鳍式多晶硅栅118、所述第三P+注入区117、所述P阱102、所述第二 N+注入区109、所述第二鳍式多晶硅栅110、所述第三N+注入区111、所述第一 P+注入区105和所述金属阴极构成一条源端所述内嵌NMOS叉指结构和漏端所述内嵌PMOS叉指结构的阻容耦合触发电流路径CP2，通过鳍式栅形状的所述内嵌NMOS叉指结构和所述内嵌PMOS叉指结构，增大器件表面的寄生电容，从而提高器件的触发电流和开启速度；
[0036]如图4所示，当ESD脉冲作用于发明实例器件时，由所述N阱103、所述第四P+注入区119、所述第六鳍式多晶硅栅118和所述第三P+注入区117构成的所述内嵌PMOS叉指结构可等效寄生电容0>，所述电容0>与所述N阱103的阱电阻Rnw可形成第一阻容耦合效应；由所述P阱102、所述第二 N+注入区109、所述第二鳍式多晶硅栅110和所述第三N+注入区111构成的所述内嵌NMOS叉指结构可等效寄生电容U，所述电容(^与所述P阱102的阱电阻Rpw可形成第二阻容耦合效应;在所述第一阻容耦合效应和所述第二阻容耦合效应的共同作用下，可提高所述P阱102或所述N阱103寄生电阻上的电流。当所述电阻Rnw或所述电阻Rpw上的电压快速上升至0.7V时，所述LDMOS-SCR结构