用。形成的半导体器件通常为垂直半导体器件，诸如垂直MOSFET，其具有布置在第一表面上的源金属化、布置在垂直沟槽中挨着第一表面的绝缘栅电极和布置在与第一表面相对的第二表面上的漏金属化。通常，形成的半导体器件是具有带有用于载送和/或控制负载电流的多个MOSFET单元的有源区域的功率半导体器件。此外，该功率半导体器件通常具有外围区域，该外围区域具有当从上方看时至少部分地包围有源区域的至少一个边缘终止结构。
[0070]使用空间相对术语(诸如“在…下”、“低于”、“下”、“在…上”、“上”等等)以便于描述来解释一个元件相对于第二元件的定位。除了与在图中描绘的那些不同的取向之外，这些术语意图还涵盖器件100的不同取向。进一步地，诸如“第一”、“第二”等等之类的术语还用来描述各种元件、区、片段等并且也不意图是限制性的。相同的术语在本描述全文指代相同的元件。
[0071 ]如本文中使用的，术语“具有”、“包含”、“包括”、“包括着”等等是开放式术语，其指示所述元件或特征的存在但不排除附加的元件或特征。冠词“一(a)”、“一个(an)”和“该”意图包括复数以及单数，除非上下文清楚地另有指示。
[0072]认识到以上范围的变型和应用，应当理解的是，本发明不受前述描述限制，其也不受附图限制。替代地，本发明仅受以下权利要求及其法律等同物限制。
【主权项】
1.一种半导体器件，包括: 半导体衬底，包括主表面和与主表面垂直间隔开的后表面、第一掺杂区、第二掺杂区和第三掺杂区，第二和第三掺杂区形成于第一掺杂区中，第二掺杂区从主表面延伸到衬底中，第三掺杂区置于第一和第二掺杂区之间在主表面下方； 第一和第二场板沟槽，从主表面垂直延伸到布置在第一掺杂区中的底部； 第一和第二场板，分别布置在第一和第二场板沟槽中，并且与衬底介电绝缘； 栅沟槽，侧向布置在第一和第二场板沟槽之间并且从主表面垂直延伸通过第二和第三掺杂区以使得沟槽底部布置在第一掺杂区中； 栅电极，布置在栅沟槽中并且与衬底介电绝缘，栅电极被配置成控制第三掺杂区中的导电沟道；以及 补偿区带，从栅沟槽底部垂直延伸更深入第一掺杂区中， 其中，补偿区带与栅沟槽侧向对齐， 其中，补偿区带沿着平行于主表面的器件的横截面平面邻近场板， 其中，第一和第二掺杂区具有第一传导类型，并且 其中，第三掺杂区和补偿区带具有第二传导类型。2.权利要求1的半导体器件，其中，仅栅电极和栅电介质布置在栅沟槽中，并且其中，补偿区带的底部被间隔为比第一和第二场板沟槽的底部更接近主表面。3.权利要求1的半导体器件，进一步包括: 第三和第四场板沟槽，从主表面延伸到布置在第一掺杂区中的底部；以及 第三和第四场板，分别布置在第三和第四场板沟槽中，并且与衬底介电绝缘， 其中，栅电极侧向布置在第三和第四场板沟槽之间，并且 其中，补偿区带布置在与第一、第二、第三和第四场板等距的栅沟槽的部分下方。4.权利要求3的半导体器件，其中，第一、第二、第三和第四场板沟槽每一个都在平行于主表面的平面中形成闭环，其中，第一、第二、第三和第四场板沟槽按矩形共同布置，该矩形形成于与主表面平行的平面中并且由闭环的中心点定义，并且其中，与第一、第二、第三和第四场板等距的栅沟槽的部分在矩形的中心处。5.权利要求4的半导体器件，其中，补偿区带被配置成使阻断状态电场在主表面与场板沟槽中的至少一个的底部之间的位置处最大化并且减小同一场板沟槽的底部处的阻断状态电场，其中，阻断状态电场是当第一和第三掺杂区之间的p-n结被反向偏置时在第一掺杂区中产生的电场。6.权利要求4的半导体器件，其中，栅沟槽包括在矩形的中心处彼此形成交叉的第一和第二侧向部分，并且其中，补偿区带在交叉处从栅沟槽的底部延伸。7.权利要求6的半导体器件，其中，栅沟槽的第一和第二侧向部分彼此正交。8.权利要求6的半导体器件，其中，补偿区带在衬底的其中第一、第二、第三和第四场板沟槽中侧向相邻的场板沟槽彼此最为接近的区处被中断。9.权利要求8的半导体器件，其中，补偿区带仅在交叉处从栅沟槽的底部延伸。10.权利要求1的半导体器件，其中，补偿区带和第二掺杂区通过延伸通过栅沟槽的触头彼此电耦接，该触头侧向邻近栅电极的末端。11.权利要求1的半导体器件，其中，第一传导类型为η型，并且其中，第二传导类型为P型。12.—种功率晶体管，包括: 半导体衬底，包括主表面和与主表面垂直间隔开的后表面、漂移区、源区和体区，源区和体区形成于漂移区中，源区从主表面延伸到衬底中，体区置于源区与漂移区之间在主表面下方； 第一和第二场板沟槽，从主表面垂直延伸到布置在漂移区中的底部； 第一和第二场板，分别布置在第一和第二场板沟槽中，并且与衬底介电绝缘； 栅沟槽，侧向布置在第一和第二场板沟槽之间并且从主表面垂直延伸通过源区和体区以使得栅沟槽具有布置在漂移区中的底部； 栅电极，布置在栅沟槽中并且与衬底介电绝缘，栅电极被配置成控制体区中的导电沟道；以及 补偿区带，从栅沟槽底部垂直延伸更深入漂移区中， 其中，补偿区带与栅沟槽侧向对齐，并且， 其中，补偿区带沿着平行于主表面的器件的横截面平面邻近场板。13.权利要求12的功率晶体管，进一步包括: 漏区，从后表面延伸到半导体体中并且耦接到漂移区； 源电极，布置在主表面上并且电连接到源区；以及 漏电极，布置在后表面上并且电连接到漏区， 其中，漂移区、源区和漏区为η型区，漂移区比源区和漏区被更轻地掺杂，并且 其中，体区和补偿区带为P型区，补偿区带具有与体区不同的掺杂浓度。14.权利要求13的功率晶体管，进一步包括: 第三和第四场板沟槽，从主表面延伸到布置在漂移区中的底部；以及 第三和第四场板，分别布置在第三和第四场板沟槽中，并且与衬底介电绝缘， 其中，栅电极侧向布置在第三和第四场板沟槽之间，并且 其中，补偿区带布置在与第一、第二、第三和第四场板等距的栅沟槽的部分下方。15.权利要求14的功率晶体管，其中，第一、第二、第三和第四场板沟槽每一个都在平行于主表面的平面中形成闭环，其中，第一、第二、第三和第四场板沟槽按矩形共同布置，该矩形形成于与主表面平行的平面中并且由闭环的中心点定义，并且其中，与第一、第二、第三和第四场板等距的栅沟槽的部分在矩形的中心处。16.权利要求15的功率晶体管，其中，补偿区带被配置成使阻断状态电场在主表面与场板沟槽中的至少一个的底部之间的位置处最大化并且减小同一场板沟槽的底部处的阻断状态电场，其中，阻断状态电场是当第一和第三掺杂区之间的P-n结被反向偏置时在第一掺杂区中产生的电场。17.权利要求13的功率晶体管，其中，补偿区带在漂移区带内的其中第一、第二、第三和第四场板沟槽中侧向相邻的场板沟槽彼此最为接近的区处被中断。18.一种形成半导体器件的方法，包括: 形成包括主表面和与主表面垂直间隔开的后表面、第一掺杂区、第二掺杂区和第三掺杂区的半导体衬底，第二和第三掺杂区形成于第一掺杂区中，第二掺杂区从主表面延伸到衬底中，第三掺杂区置于第一和第二掺杂区之间在主表面下方； 形成从主表面垂直延伸到布置在第一掺杂区中的底部的第一和第二场板沟槽； 形成分别布置在第一和第二场板沟槽中，并且与衬底介电绝缘的第一和第二场板；形成侧向布置在第一和第二场板沟槽之间并且从主表面垂直延伸通过第二和第三掺杂区以使得栅沟槽具有布置在第一掺杂区中的底部的栅沟槽； 形成布置在栅沟槽中且与衬底介电绝缘的栅电极，所述栅电极被配置成控制第三掺杂区中的导电沟道；以及 形成从栅沟槽底部垂直延伸更深入第一掺杂区中的补偿区带， 其中，补偿区带与栅沟槽侧向对齐， 其中，补偿区带沿着平行于主表面的器件的横截面平面邻近场板， 其中，第一和第二掺杂区具有第一传导类型，并且 其中，第三掺杂区和补偿区带具有第二传导类型。19.权利要求18的方法，其中，形成栅沟槽包括在主表面上形成具有第一厚度的氧化物掩膜并且刻蚀由氧化物掩膜露出的衬底的部分，并且其中，形成补偿区带包括在具有第二厚度的栅沟槽的底部处形成牺牲氧化物层并且当氧化物掩膜布置在主表面上时使掺杂物注入通过牺牲氧化物层，其中，第一厚度大于第二厚度以使得掺杂物实质上被氧化物掩膜防止穿过主表面。20.权利要求19的方法，其中，掩膜被配置成形成彼此正交的栅沟槽的第一和第二侧向部分并且在衬底中形成交叉，并且其中，形成补偿区带包括使用另一掩膜在注入掺杂物原子期间覆盖在交叉外部的栅沟槽的第一和第二侧向部分以使得补偿区带在交叉外部被中断。
【专利摘要】本发明涉及具有栅沟槽下方的电荷补偿区的半导体器件。半导体衬底具有主表面和与主表面垂直间隔开的后表面、第一掺杂区、第二掺杂区和第三掺杂区。第三掺杂区置于第一和第二掺杂区之间在主表面下方。具有场板的场板沟槽从主表面垂直延伸到布置在第一掺杂区中的底部。具有栅电极的栅沟槽从主表面垂直延伸到第一掺杂区。补偿区带从栅沟槽底部垂直延伸更深入第一掺杂区中。补偿区带与栅沟槽侧向对齐并且沿着平行于主表面的器件的横截面平面邻近场板。
【IPC分类】H01L29/78, H01L21/336, H01L29/40, H01L29/06
【公开号】CN105633132
【申请号】CN201510835319
【发明人】O.布兰克, F.希尔勒, M.金, M.H.韦莱迈尔, 叶俐君
【申请人】英飞凌科技奥地利有限公司
【公开日】2016年6月1日
【申请日】2015年11月26日
【公告号】DE102015120272A1, US20160149028