以至少部分环绕相应纳米线，且绕各纳米线形成的各半导体层彼此分离； 在衬底上形成的隔离层，隔离层露出各半导体层；以及 在隔离层上形成的与半导体层相交的栅堆叠，其中栅堆叠包括至少部分环绕各半导体层外周的栅介质层以及栅导体层。2.根据权利要求1所述的半导体器件，还包括: 至少部分环绕各栅介质层外周的功函数调节层。3.根据权利要求1所述的半导体器件，其中，存在多条纳米线，沿大致垂直于衬底表面的方向排列，且各纳米线彼此间隔开大致平行延伸。4.根据权利要求1所述的半导体器件，其中，至少部分环绕各纳米线外周的半导体层位于该纳米线与栅堆叠之间。5.根据权利要求1所述的半导体器件，还包括:支撑部，各纳米线经支撑部而在物理上连接到衬底。6.根据权利要求5所述的半导体器件，其中，各纳米线除了被支撑部覆盖的表面之外，其余表面均被相应半导体层覆盖。7.根据权利要求5所述的半导体器件，其中，在纳米线的纵向延伸方向上，纳米线与支撑部相连接的部分的延伸范围小于纳米线的纵向延伸长度。8.根据权利要求5所述的半导体器件，其中，支撑部包括沿衬底表面延伸的横向延伸部分以及沿大致垂直于衬底表面的方向延伸的竖直延伸部分，其中竖直延伸部分延伸至各纳米线沿大致垂直于衬底表面的竖直侧壁上。9.根据权利要求8所述的半导体器件，其中，支撑部的竖直延伸部分在各纳米线的相对两侧的竖直侧壁上延伸，从而夹持相应纳米线。10.根据权利要求8所述的半导体器件，其中， 在衬底上与纳米线相对应的位置处，衬底具有突起， 支撑部的竖直延伸部分中的一部分沿着突起的表面延伸，而另一部分沿着各纳米线的竖直侧壁延伸。11.根据权利要求5所述的半导体器件，其中，支撑部设于纳米线的两侧端部之一或两端，或设于纳米线的中部。12.根据权利要求1所述的半导体器件，还包括:在衬底的表面上形成的与半导体层相同材料的另一半导体层，其中隔离层形成于该另一半导体层上。13.根据权利要求2所述的半导体器件，还包括:在隔离层的表面上依次形成的栅介质层和功函数调节层，其中，栅导体形成于位于隔离层表面上的栅介质层和功函数调节层上。14.根据权利要求1所述的半导体器件，其中，纳米线包括Si，半导体层包括Ge、SiGe或II1-V族化合物半导体。15.根据权利要求5所述的半导体器件，其中，支撑部包括氧化物和氮化物的叠层，隔离层包括氧化物。16.—种半导体器件，包括: 衬底； 与衬底相隔开的至少两条纳米线，其中，各纳米线沿大致垂直于衬底表面的方向排列，且各纳米线彼此间隔开大致平行延伸，其中至少一对相邻的纳米线相对于它们之间的中线在晶体结构上是镜像对称的； 在衬底上形成的隔离层，隔离层露出各纳米线；以及 在隔离层上形成的与纳米线相交的栅堆叠，其中栅堆叠包括至少部分环绕各纳米线外周的栅介质层以及栅导体层。17.根据16所述的半导体器件，还包括: 至少部分环绕各栅介质层外周的功函数调节层。18.根据权利要求16所述的半导体器件，还包括:支撑部，各纳米线经支撑部而在物理上连接到衬底。19.根据权利要求18所述的半导体器件，其中，在纳米线的纵向延伸方向上，纳米线与支撑部相连接的部分的延伸范围小于纳米线的纵向延伸长度。20.根据权利要求18所述的半导体器件，其中，支撑部包括沿衬底表面延伸的横向延伸部分以及沿大致垂直于衬底表面的方向延伸的竖直延伸部分，其中竖直延伸部分延伸至各纳米线沿大致垂直于衬底表面的竖直侧壁上。21.根据权利要求20所述的半导体器件，其中，支撑部的竖直延伸部分在各纳米线的相对两侧的竖直侧壁上延伸，从而夹持相应纳米线。22.根据权利要求20所述的半导体器件，其中， 在衬底上与纳米线相对应的位置处，衬底具有突起， 支撑部的竖直延伸部分中的一部分沿着突起的表面延伸，而另一部分沿着各纳米线的竖直侧壁延伸。23.根据权利要求18所述的半导体器件，其中，支撑部设于纳米线的两侧端部之一或两端，或设于纳米线的中部。24.根据权利要求1所述的半导体器件，还包括:在衬底的表面上形成的与纳米线相同材料的半导体层，其中隔离层形成于该半导体层上。25.根据权利要求17所述的半导体器件，还包括:在隔离层的表面上依次形成的栅介质层和功函数调节层，其中，栅导体形成于位于隔离层表面上的栅介质层和功函数调节层上。26.根据权利要求16所述的半导体器件，其中，衬底包括Si，纳米线包括Ge、SiGe或III 一 V族化合物半导体。27.根据权利要求16所述的半导体器件，衬底的表面是(111)或(110)晶面。28.一种制造半导体器件的方法，包括: 在衬底上形成鳍状结构； 在形成有鳍状结构的衬底上形成支撑层，并将该支撑层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部； 去除鳍状结构的一部分，以形成与衬底隔开的至少一条纳米线；以及 以各纳米线为种子层，分别生长半导体层。29.—种制造半导体器件的方法，包括: 在衬底上形成鳍状结构； 在形成有鳍状结构的衬底上形成支撑层，并将该支撑层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部； 去除鳍状结构的一部分，以形成与衬底隔开的至少一条纳米线； 以各纳米线为种子层，分别生长半导体层； 在最靠近衬底的半导体层与衬底之间以及在各半导体层之间，形成掩模层； 以纳米线和掩模层为掩模，选择性刻蚀各半导体层，使得半导体层留于纳米线与掩模层之间；以及 选择性去除纳米线和掩模层。30.根据权利要求28或29所述的方法，其中，鳍状结构包括在衬底上形成的牺牲层和纳米线材料层交替叠置的叠层。31.根据权利要求30所述的方法，其中，形成鳍状结构包括:依次将纳米线材料层和牺牲层构图为鳍状结构。32.根据权利要求30所述的方法，其中，去除鳍状结构的一部分包括:选择性去除牺牲层。33.根据权利要求28或29所述的方法，其中，通过选择性生长，来生长半导体层。34.根据权利要求28或29所述的方法，进一步包括: 在衬底上形成隔离层，其中隔离层露出各半导体层；以及 在隔离层上形成与半导体层相交的栅堆叠。35.根据权利要求34所述的方法，其中，在形成隔离层时，保留隔离层位于最靠近衬底的半导体层与衬底之间以及各半导体层之间的部分，以用作所述掩模层。36.根据权利要求34所述的方法，其中，形成栅堆叠包括: 形成至少部分环绕各半导体层外周的栅介质层；以及 在隔离层上形成栅导体层。37.根据权利要求28或29所述的方法，其中，构图支撑部包括: 形成掩模以遮蔽一部分支撑层，其中，在垂直于鳍状结构纵向延伸方向的方向上，掩模在鳍状结构上方延伸超出鳍状结构的范围；而在鳍状结构的纵向延伸方向上，掩模在鳍状结构上方覆盖鳍状结构的纵向延伸长度的仅一部分； 选择性去除未被遮蔽的支撑层部分；以及 去除掩模。38.根据权利要求37所述的方法，其中，形成掩模包括: 使掩模覆盖鳍状结构的一侧端部或两侧端部，或者覆盖鳍状结构的中部。39.根据权利要求37所述的方法，其中，形成支撑层包括: 以大致共形的方式，依次淀积氧化物层和氮化物层。40.根据权利要求39所述的方法，其中，氧化物层的厚度为约I?10nm，氮化物层的厚度为约2?15nm。41.一种电子设备，包括由如权利要求1?27中任一项所述的半导体器件形成的集成电路。42.根据权利要求41所述的电子设备，还包括:与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。
【专利摘要】公开了具有高质量外延层的纳米线半导体器件及其制造方法。根据实施例，半导体器件可以包括：衬底；与衬底相隔开的至少一条纳米线；至少一个半导体层，分别绕各纳米线外周形成以至少部分环绕相应纳米线，且绕各纳米线形成的各半导体层彼此分离；在衬底上形成的隔离层，隔离层露出各半导体层；以及在隔离层上形成的与半导体层相交的栅堆叠，其中栅堆叠包括至少部分环绕各半导体层外周的栅介质层以及栅导体层。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105633166
【申请号】CN201510888321
【发明人】朱慧珑
【申请人】中国科学院微电子研究所
【公开日】2016年6月1日
【申请日】2015年12月7日