料。对于另一个例子，高k材料层HK可 以包括具有大于10的介电常数的材料。对于又一个例子，高k材料层HK可以包括具有10 到30的介电常数的材料。高k材料层HK可以包括至少一种金属元素。
[0039] 适合于高k材料层HK的高k材料可以包括含铪材料。含铪材料可以包括氧化铪、 氧化娃铪、氮氧化娃铪或其组合。在另一个实施例中，高k材料可以包括氧化镧、氧化铝镧、 氧化锆、氧化硅锆、氮氧化硅锆、氧化铝或其组合。可以使用本领域已知的其他高k材料作 为高k材料。
[0040] 上位层0L可以包括导电材料。上位层0L可以包括金属或含金属层。此外，上位 层0L可以包括含金属层和含硅层的组合。例如，上位层0L可以包括氮化钛（TiN)、钨（W)、 多晶硅或其组合。可以将包括在上位层0L中的含金属层称作"金属栅电极层"。金属栅电 极层可以包括诸如钨和铝（A1)的低电阻率金属。
[0041 ] 硬掩膜层HM可以形成在上位层0L上。在刻蚀上位层0L和高k材料层HK时可以 使用硬掩膜层HM作为刻蚀掩膜。硬掩膜层HM可以包括相对于上位层0L和高k材料层HK 具有刻蚀选择比的材料。硬掩膜层HM可以由氮化硅形成。
[0042] 通常，可以使用诸如化学气相沉积（CVD)的沉积工艺来形成上位层0L和硬掩膜层 HM。化学气相沉积（CVD)可以包括常压化学气相沉积（APCVD)、低压化学气相沉积（LPCVD)、 等离子体增强型化学气相沉积（PECVD)或金属有机化学气相沉积（M0CVD)。在另一个实施 例中，可以使用物理气相沉积（PVD)来形成高k材料层HK和上位层0L。在又一个实施例 中，可以使用原子层沉积（ALD)来形成高k材料层HK和上位层OL。
[0043] 其中包括含金属层的上位层0L位于高k材料层HK上的上述结构称作高k金属栅 层叠200。
[0044] 在第二工艺120中，可以部分地刻蚀高k金属栅层叠200。第二工艺120包括用于 刻蚀上位层0L的刻蚀工艺，相应地，可以形成上位层图案0LP (见图2B)。
[0045] 在刻蚀上位层0L之前，可以执行用于硬掩膜层HM的刻蚀工艺。可以形成硬掩膜 层图案HMP。虽然未示出，但可以使用光刻胶图案作为刻蚀掩膜来刻蚀硬掩膜层HM。可以 通过本领域通常所知的光刻工艺来形成光刻胶图案。在去除光刻胶图案之后，可以使用硬 掩膜层图案HMP作为刻蚀掩膜来刻蚀上位层0L。
[0046] 可以在等离子体刻蚀反应器中执行第二工艺120。例如，可以在电感耦合等离子体 反应器中执行第二工艺120。电感耦合等离子体反应器使用射频（RF)源功率来在真空室中 激发等离子体。在电感耦合等离子体反应器中，RF源功率电感耦合到处理室。电感耦合等 离子体反应器可以具有位于靠近衬底处的额外的射频（RF)发生器。额外的RF发生器称作 偏置射频（RF)发生器。RF偏置功率由偏置RF发生器产生。在电感耦合等离子体反应器 中，用于源功率和偏置功率两者的频率可设置为13. 56MHz。用于上位层0L的刻蚀工艺可以 在上位层0L和高k材料层HK之间具有高刻蚀选择比。即，上位层0L比高k材料层HK刻 蚀得更快。在上位层0L是多层的情况下，第二工艺120可以包括多个子工艺。
[0047] 在第三工艺130中，可以形成间隔层204(见图2C)。间隔层204可以包括介电材 料。间隔层204可以由相对于高k材料层HK具有刻蚀选择比的材料形成。间隔层204可 以由于与硬掩膜层图案HMP相同的材料形成。例如，间隔层204可以包括氮化硅。
[0048] 在第四工艺140中，可以刻蚀间隔层204。通过用于间隔层204的刻蚀工艺，可以 形成间隔件204G(见图2D)。可以在上位层图案0LP和硬掩膜层图案HMP的侧壁上形成间 隔件204G。可以在等离子体刻蚀反应器中执行用于间隔层204的刻蚀工艺。
[0049] 在第五工艺150中，可以刻蚀高k材料层HK。通过使用间隔件204和硬掩膜层图 案HMP作为刻蚀掩膜，可以刻蚀高k材料层HK。可以形成高k材料层图案HKP (见图2E)。 可以以与第二工艺120相同的方式在等离子体刻蚀反应器中执行第五工艺150。例如，可以 在电感耦合等离子体（ICP)反应器中执行第五工艺150。
[0050] 用于高k材料层HK的刻蚀工艺可以在高k材料层HK和另一种材料（即，衬底201) 之间具有高刻蚀选择比。
[0051] 用于刻蚀高k材料层HK的刻蚀工艺如下。为了防止由于高k材料层HK和衬底 201之间的低刻蚀选择比而引起的点状腐蚀和过度衬底凹进，可以通过控制偏置功率和源 功率来执行刻蚀工艺。具体地，为了防止刻蚀残余物的产生和过度衬底凹进，在15W到25W 的范围内选择偏置功率。
[0052] 可以使用包括主刻蚀气体和添加气体的等离子体作为刻蚀剂。主刻蚀气体用来刻 蚀高k材料层HK。添加气体提高高k材料层HK和衬底201之间的刻蚀选择比。主刻蚀气 体可以包括至少一种物质。一种物质可以包括氯。主刻蚀气体可以包括含氯气体。主刻蚀 气体可以包括硼和氯。在实施例中，主刻蚀气体可以包括BC1 3。添加气体可以包括氩（Ar)。 为了防止衬底201的过度凹进。添加气体的量可以与主刻蚀气体的量相同。因此，可以提 高高k材料层HK和衬底201之间的刻蚀选择比。
[0053] 为了提高包括主刻蚀气体的物质的刻蚀副产物的挥发性，可以在高温执行刻蚀工 艺。可以在比用于上位层0L的刻蚀工艺高的温度执行用于高k材料层HK的刻蚀工艺。可 以在低温室中执行用于上位层0L的刻蚀工艺，可以在高温室中执行用于高k材料层HK的 刻蚀工艺。例如，可以在50摄氏度的室中执行用于上位层0L的刻蚀工艺。可以在220摄 氏度的室中执行用于高k材料层HK的刻蚀工艺。由于在高温执行用于高k材料层HK的刻 蚀工艺，故可以提尚刻蚀副广品的挥发性。由于刻蚀副广品的挥发性提尚，故可以减少非挥 发的刻蚀副产品的量。结果，当在高温执行用于高k材料层HK的刻蚀工艺时，能够防止在 高k材料层图案HKP的侧壁上再沉积非挥发的刻蚀副产品。
[0054] 第五工艺150还可以包括湿法清洗工艺。例如，在用于高k材料层HK的刻蚀工艺 之后，可以执行湿法清洗工艺，使得可以干净地去除残余物。可以使用基于氟化氢（HF)的 溶液来执行湿法清洗工艺。
[0055] 通过上述工艺100,可以在衬底201上形成高k金属栅结构200G。高k金属栅结 构200G可以包括高k材料层图案HKP、上位层图案0LP和硬掩膜层图案HMP。在后续工艺 中，可以去除硬掩膜层图案HMP。
[0056] 图3是描述根据第二实施例的高k金属栅结构的制造方法的流程图。图3示出被 执行用于高k金属栅层叠的工艺300。工艺300可以包括被执行用于高k金属栅层叠的多 个工艺。
[0057] 图4A到图4F是描述根据第二实施例的高k金属栅结构的制造方法的截面图。
[0058] 根据第二实施例的工艺300可以包括第一工艺310、第二工艺320、第三工艺330、 第四工艺340、第五工艺350和第六工艺360。第一工艺310和第三工艺330可以是沉积工 艺，第二工艺320、第四工艺340、第五工艺350和第六工艺360可以是刻蚀工艺。第二工艺 320、第五工艺350和第六工艺360可以是用于刻蚀高k金属栅层叠400的刻蚀工艺。
[0059] 在第一工艺310中，可以在衬底401上形成高k金属栅层叠400 (见图4A)。关于 衬底401、隔离区402和有源区403,可以参考第一实施例。
[0060] 高k金属栅层叠400可以是各种不同层的层状结构。高k金属栅层叠400可以包 括高k材料层405和其他材料层。例如，高k金属栅层叠400可以包括下位层404、高k材 料层405和上位层0L。下位层404可以形成在衬底401上，高k材料层405可以形成在下 位层404上。上位层0L可以形成在高k材料层405上。
[0061] 下位层404可以包括介电材料。下位层404可以包括具有比高k材料层405低的 介电常数的材料。下位层404可以包括氧化硅、氮氧化硅或其组合。在某些实施例中，可以 将下位层404称作界面层IL。可以在形成高k材料层405之前或之后通过热氧化来形成下 位层404。此外，下位层404可以是通过施加化学清洗成分到衬底401而形成的化学氧化 物。
[0062] 高k材料层405可以包括含铪材料。含铪材料可以包括氧化铪、氧化硅铪、氮氧化 硅铪或其组合。在另一个实施例中，高k材料可以包括氧化镧、氧化铝镧、氧化锆、氧化硅 锆、氮氧化硅锆、氧化铝或其组合。高k材料不限于此，也可以使用本领域已知的其他高k 材料。
[0063] 上位层0L可以包括功函数调节层406、娃基覆盖层407、阻挡层408、金属栅电极层 409和硬掩膜层410。功函数调节层406、阻挡层408和金属栅电极层409可以包括金属和 诸如金属化合物的含金属材料。硅基覆盖层407可以包括含硅层。功函数调节层406可以 包括氮化钛（TiN)。硅基覆盖层407可以包括多晶硅。阻挡层408可以包括钛或氮化钛。 金属栅电极层409可以包括诸如钨（W)和铝（A1)的低电阻率金属。硬掩膜层410可以形 成在金属栅电极层409上。硬掩膜层410可以包括相对于上位层OL和高k材料层405具 有刻蚀选择比的材料。硬掩膜层410可以由氮化硅形成。
[0064] 通常，可以使用诸如化学气相沉积（CVD)的沉积工艺来形成高k材料层405、功函 数调节层406、硅基覆盖层407、阻挡层408、金属栅电极层409和硬掩膜层410。化学气相 沉积（CVD)可以包括常压化学气相沉积（APCVD)、低压化学气相沉积（LPCVD)、等离子体增 强型化学气相沉积（PECVD)或金属有机化学气相沉积（M0CVD)。在另一个实施例中，可以使 用物理气相沉积（PVD)来形成这些层。在又一个实施例中，可以使用原子层沉积（ALD)来 形成这些层。
[0065] 在第二工艺320中，可以部分地刻蚀高k金属栅层叠400。第二工艺320可以包括 用于部分地刻蚀上位层0L的多个子刻蚀工艺。
[0066] 在执行第二工艺320之前，可以执行用于硬掩膜层410的刻蚀工艺。可以形成硬 掩膜层图案410P。虽然未示出，但可以使用光刻胶图案作为刻蚀掩膜来刻蚀硬掩膜层410。 可以通过本领域通常所知的光刻工艺来形成光刻胶图案。在去除光刻胶图案之后，可以使 用硬掩膜层图案410P作为刻蚀掩膜来部分地刻蚀上位层0L。
[0067] 通过第二工艺320,可以顺序地刻蚀金属栅电极层409、阻挡层408和硅基覆盖层 407。可以形成金属栅电极409P、阻挡层图案408P和硅基覆盖层图案407P (见图4B)。
[0068] 可以在等离子体刻蚀反应器中执行第二工艺320。例如，可以在电感耦合等离子体 (ICP)反应器中执行第二工艺320。电感耦合等离子体反应器使用射频（RF)源功率以在真 空室中激发等离子体。在电感耦合等离子体反应器中，RF功率电感耦合到处理室。多数电 感耦合等离子体反应器具有耦合到接近衬底处的额外的射频（RF)发生器。经常将额外的 RF发生器称作偏置射频（RF)发生器。偏置功率由偏置RF发生器产生。在电感耦合等离子 体反应器中，用于源功率和偏置功率两者的频率可设置为13. 56MHz。
[0069] 第二工艺320可以包括用于刻蚀金属栅电极层409的子刻蚀工艺、用于刻蚀阻挡 层408的子刻蚀工艺以及用于刻蚀硅基覆盖层407的子刻蚀工艺。
[0070] 可以用相对于功函数调节层406的高刻蚀选择比来执行多个子刻蚀工艺。具体 地，在下文中称作"第一子刻蚀工艺"的用于刻蚀硅基覆盖层407的子刻蚀工艺可以在硅基 覆盖层407和功函数调节层406之间具有高刻蚀选择比。在第一子