过程中利用光阻层的掩模来暴露用于形成接触区110A、110B及112的区域。
[0041]此外，分别在第一轻掺杂区108A及第二轻掺杂区108B中形成第一导电类型的第一重掺杂区114A及第二重掺杂区114B(例如P+型的重掺杂区)。重掺杂区114A及114B可通过硼(B)P+掺杂过程而形成，且在硼(B)P+掺杂过程中利用光阻层的掩模来暴露用于形成重掺杂区114A及114B的区域。
[0042]接着，在第一栅极118A及第二栅极118B的侧壁上以及在漂移区106上方形成介电层120。介电层120具有开口以暴露第一源极接触区110A、第二源极接触区110B、漏极接触区112、第一重掺杂区114A及第二重掺杂区114B，以用于随后形成的金属层。然后，图2所示RF LDMOS装置200的制造过程完成。在一些实施例中，介电层120是由氧化硅、氮化硅、氮氧化硅或其组合而制成。介电层120可通过沉积、光刻及蚀刻过程来形成。
[0043]根据本发明实施例，RF LDMOS装置的漂移区的结深大于通道阱区的结深的50%或者其堪比通道阱区的结深。所述实施例中的漂移区的结深可降低漏极侧上的电阻。漏极侧上的低电阻可提高RF LDMOS装置的截止频率(fT)。因此，本发明的漂移区的深度设计有益于RF LDMOS装置的截止频率(fT)性能。此外，根据本发明实施例，结深堪比通道阱区的结深的漂移区是通过执行多步式掺杂过程来形成的。
[0044]尽管已通过举例方式及根据优选实施例来描述了本发明，然而应理解，本发明并非仅限于所公开的实施例。相反，其旨在涵盖各种修改及类似设置(如对所属领域的技术人员显而易见的)。因此，随附权利要求书的范围应赋予最广泛的解释以囊括所有此等修改及类似设置。
【主权项】
1.一种半导体装置，其特征在于，包括: 基板； 第一导电类型的阱区，形成在所述基板中并具有第一深度； 第二导电类型的源极接触区，形成在所述阱区中； 第二导电类型的漂移区，形成在所述基板中并邻近所述阱区且具有第二深度，其中所述第二深度大于所述第一深度的50% ; 第二导电类型的漏极接触区，形成在所述漂移区中；以及 栅极，形成在所述基板上并位于所述源极接触区与所述漏极接触区之间，其中所述漏极接触区与所述栅极间隔开，而所述源极接触区邻近所述栅极。2.如权利要求1所述的半导体装置，其特征在于，还包括形成在所述阱区中的第一导电类型的轻掺杂区，其中所述轻掺杂区与所述阱区相比掺杂浓度更高，且所述源极接触区形成在所述轻掺杂区中。3.如权利要求2所述的半导体装置，其特征在于，还包括形成在所述轻掺杂区中的第一导电类型的重掺杂区，其中所述重掺杂区连接至所述源极接触区。4.如权利要求1所述的半导体装置，其特征在于，所述漂移区包括在不同深度处具有不同掺杂浓度的多个掺杂区。5.如权利要求1所述的半导体装置，其特征在于，所述漂移区具有均匀的掺杂浓度。6.如权利要求1所述的半导体装置，其特征在于，所述漂移区的所述第二深度是所述阱区的所述第一深度的65%至100%。7.一种半导体装置，其特征在于，包括: 基板； 第一导电类型的第一阱区，形成在所述基板中并具有第一深度； 第一导电类型的第二阱区，形成在所述基板中、具有所述第一深度并与所述第一阱区间隔开； 第二导电类型的漂移区，位于所述第一阱区与所述第二阱区之间并邻近所述第一阱区及所述第二阱区，其中所述漂移区具有第二深度，且所述第二深度大于所述第一深度的50% ； 第二导电类型的第一源极接触区，形成在所述第一阱区中； 第二导电类型的第二源极接触区，形成在所述第二阱区中； 第二导电类型的漏极接触区，形成在所述漂移区中； 第一栅极，位于所述第一源极接触区与所述漏极接触区之间；以及 第二栅极，位于所述第二源极接触区与所述漏极接触区之间， 其中所述漏极接触区与所述第一栅极及所述第二栅极间隔开。8.如权利要求7所述的半导体装置，其特征在于，所述漂移区的所述第二深度是所述第一阱区及所述第二阱区的所述第一深度的65%至100%。9.如权利要求7所述的半导体装置，其特征在于，还包括形成在所述第一阱区中的第一导电类型的第一轻掺杂区以及形成在所述第二阱区中的第一导电类型的第二轻掺杂区，其中所述第一轻掺杂区及所述第二轻掺杂区与所述第一阱区及所述第二阱区相比掺杂浓度更高，所述第一源极接触区形成在所述第一轻掺杂区中，且所述第二源极接触区形成在所述第二轻掺杂区中。10.如权利要求9所述的半导体装置，其特征在于，还包括形成在所述第一轻掺杂区中的第一导电类型的第一重掺杂区以及形成在所述第二轻掺杂区中的第一导电类型的第二重掺杂区，其中所述第一重掺杂区连接至所述第一源极接触区，其中所述第二重掺杂区连接至所述第二源极接触区。11.如权利要求7所述的半导体装置，其特征在于，所述漂移区包括在不同深度处具有不同掺杂浓度的多个掺杂区。12.如权利要求7所述的半导体装置，其特征在于，所述漂移区具有均匀的掺杂浓度。13.—种制造半导体装置的方法，其特征在于，包括: 提供基板； 在所述基板中形成具有第一深度的第一导电类型的阱区； 在所述阱区上形成掩模，其中所述掩模具有开口以暴露所述基板的一部分； 经由所述掩模的所述开口执行多步式掺杂过程，以在所述基板中形成具有第二深度的第二导电类型的漂移区，其中所述漂移区邻近所述阱区，且所述第二深度大于所述第一深度的50% ; 移除所述掩模； 在所述基板上形成栅极； 在所述阱区中形成第二导电类型的源极接触区；以及 在所述漂移区中形成第二导电类型的漏极接触区，其中所述漏极接触区与所述栅极间隔开。14.如权利要求13所述的方法，其特征在于，所述多步式掺杂过程包括第一步及第二步，所述第一步所具有的第一植入深度大于所述第二步中的第二植入深度。15.如权利要求14所述的方法，其特征在于，所述第一步所具有的第一掺杂剂剂量不同于所述第二步中的第二掺杂剂剂量。16.如权利要求14所述的方法，其特征在于，所述第一步所具有的第一掺杂剂剂量与所述第二步中的第二掺杂剂剂量相同。17.如权利要求14所述的方法，其特征在于，所述多步式掺杂过程还包括第三步，且所述第三步所具有的第三植入深度小于所述第二步的第二植入深度。18.如权利要求17所述的方法，其特征在于，所述第三步所具有的第三掺杂剂剂量不同于所述第二步中的第二掺杂剂剂量。19.如权利要求17所述的方法，其特征在于，所述第三步所具有的第三掺杂剂剂量与所述第二步中的第二掺杂剂剂量相同。20.如权利要求13所述的方法，其特征在于，还包括在所述多步式掺杂过程之后执行的退火过程。21.如权利要求13所述的方法，其特征在于，还包括:在所述阱区中形成第一导电类型的轻掺杂区，其中所述轻掺杂区与所述阱区相比掺杂浓度更高，且所述源极接触区形成在所述轻惨杂区中。22.如权利要求21所述的方法，其特征在于，还包括:在所述轻掺杂区中形成第一导电类型的重掺杂区，其中所述重掺杂区连接至所述源极接触区。
【专利摘要】一种半导体装置包括第一导电类型的阱区，其具有第一深度并形成在基板中。第二导电类型的源极接触区形成在所述阱区中。第二导电类型的漂移区具有大于所述第一深度的50％的第二深度，与所述阱区邻近地形成在所述基板中。第二导电类型的漏极接触区形成在所述漂移区中。栅极形成在所述基板上并位于所述源极接触区与所述漏极接触区之间。所述漏极接触区与所述栅极间隔开，且所述源极接触区邻近所述栅极。此外，本发明还提供一种制造半导体装置的方法。所述方法包括执行多步式掺杂过程以形成漂移区。本发明所提出的半导体装置及其制造方法，可提高RF LDMOS装置的截止频率(fT)。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105720101
【申请号】CN201510262664
【发明人】邱志钟, 蒋柏煜
【申请人】联发科技股份有限公司
【公开日】2016年6月29日
【申请日】2015年5月21日
【公告号】EP3035388A1, US20160181418