半导体封装金属互连结构的制作工艺的制作方法

文档序号:10536833阅读:517来源:国知局
半导体封装金属互连结构的制作工艺的制作方法
【专利摘要】本发明涉及一种半导体封装金属互连结构的制作工艺,其特征是,包括以下步骤:(1)在基板上制作粘附层、种子层和光刻胶,在光刻胶上制作RDL层电镀窗口;(2)在RDL层电镀窗口电镀金属铜;(3)去除光刻胶;(4)刻蚀掉粘附层和种子层;(5)对金属铜进行刻蚀,使金属铜的高度一致。所述金属铜进行刻蚀工艺时采用倒置基板的刻蚀方式,让刻蚀液先接触最高的金属铜的凸起部分,进行逐次刻蚀,达到所需的金属铜的高度,使金属铜高度一致。本发明解决了金属层高度不一的问题,且工艺与现有工艺有较好的兼容性,实施起来方便易行。
【专利说明】
半导体封装金属互连结构的制作工艺
技术领域
[0001]本发明涉及一种半导体封装金属互连结构的制作工艺,尤其是一种再布线层和凸点的电镀制作工艺。
【背景技术】
[0002]由于在半导体封装金属互连结构的电镀制作工艺中,具体如金属铜再布线层(RDL)电镀制作工艺和凸点(Bump)电镀制作工艺,待镀材料上(制作或未制作金属线路的晶圆、基板或玻璃)所需电镀区域的密度或开口形状大小不一,导致电镀金属后的芯片或晶圆内金属高度的均匀性较差,特别是在待镀区域密度和开口尺寸都小的区域,其电镀后铜的高度越高,整体均匀性越差,且需电镀铜的高度越高,这种差别也越严重。这种电镀层的高度不均一的现象为后续步骤的金属互连相关工艺带来较大挑战;RDL层高度不均一会造成诸如金属层高低不平,应力较大,翘曲严重等可靠性问题,特别是当RDL层制作层数较多时,这种问题越严重;凸点的金属层高度不均一会造成金属连接断路等严重可靠性问题。
[0003]在半导体封装金属互连工艺中的铜RDL层电镀制作工艺中,传统RDL制作工艺流程如图1-1?图1-5所示:(I)如图1-1、图1-2所示,在基板104a上制作粘附层103a、种子层102a和光刻胶101a,光刻胶1la经涂胶、曝光和显影形成RDL层电镀窗口 100a; (2)如图1-3所示,在RDL层电镀窗口 10a电镀金属铜105a; (3)如图1-4所示,去除光刻胶1la; (4)如图1-5所示,刻蚀掉粘附层103a和种子层102a。由于在A、B待镀区域的RDL层电镀窗口 10a的开口密度不一样,导致电镀过程中,铜的金属高度不一,在B待镀区域会镀的更高些,导致最终电镀后整个区域的RDL层高度不一,均匀性变差,特别是当B待镀区域单个RDL尺寸相比A处更小时,这种现象更为严重。
[0004]在半导体封装金属互连工艺中的凸点电镀制作工艺中,传统凸点制作工艺流程如图2-1?图2-5所示:(I)如图2-1、图2-2所示,在基板104b上制作粘附层103b、种子层102b和光刻胶101b,光刻胶1lb经涂胶、曝光和显影形成凸点电镀窗口 100b; (2)如图2-3所示,在凸点电镀窗口 10b电镀金属铜105b; (3)如图2-4所示,在金属铜105b上电镀金属镍106b;
[4]如图2-5所示,在金属镍106b上电镀金属锡银107b。由于在A、B待镀区域开口密度不一样,导致电镀过程中,铜的金属高度不一,在B待镀区域会镀的更高些,而后续的电镀金属镍和金属锡银会加重此现象,导致最终凸点高度不一,均匀性变差,特别是当B待镀区域单个凸点尺寸相比A待镀区域更小时,这种现象更为严重。
[0005]现有技术中,针对上述现象改善的方法是从电镀工艺本身,如调节电流密度,添加剂配比等方法来一定程度改善这种现象。然而这种现象治根不治本,改善效果不明显。当制作RDL层数较多时,由于叠加效应,造成失效可能性和风险也越大,且这种现象也尚未引起足够重视。当凸点尺寸更大,电镀高度更高时(>100μπι),此类方法尚不能较好解决。

【发明内容】

[0006]本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
[0007]鉴于上述和/或现有半导体封装金属互连工艺中RDL层和凸点电镀制作工艺中存在的金属层高度不一的问题,提出了本发明。
[0008]本发明的目的是克服现有技术中存在的不足,提供一种半导体封装金属互连结构的制作工艺,解决金属层高度不一的问题,且工艺与现有工艺有较好的兼容性,实施起来方便易行。
[0009]按照本发明提供的技术方案,所述半导体封装金属互连结构的制作工艺,其特征是,包括以下步骤:
(1)在基板上制作粘附层、种子层和光刻胶,在光刻胶上制作RDL层电镀窗口;
(2)在RDL层电镀窗口电镀金属铜;
(3)去除光刻胶;
(4)刻蚀掉粘附层和种子层;
(5)对金属铜进行刻蚀,使金属铜的高度一致。
[0010]在一个【具体实施方式】中,所述步骤(4)刻蚀掉种子层和粘附层,再对金属铜进行刻蚀后进行。
[0011]在一个【具体实施方式】中,所述金属铜进行刻蚀工艺时采用倒置基板的刻蚀方式,让刻蚀液先接触最高的金属铜的凸起部分,进行逐次刻蚀,达到所需的金属铜的高度,使金属铜高度一致。
[0012]在一个【具体实施方式】中,所述种子层为铜种子层,粘附层为钛层。
[0013]所述半导体封装金属互连结构的制作工艺,其特征是,包括以下步骤:
(1)在基板上制作粘附层、种子层和光刻胶,在光刻胶上制作凸点电镀窗口;
(2)在凸点电镀窗口电镀金属铜;
(3)去除光刻胶;
(4)对金属铜进行刻蚀,使金属铜的高度一致;
(5)再在金属铜上制作金属镍和金属锡银。
[0014]在一个【具体实施方式】中,所述步骤(5)具体采用以下步骤:在基板表面涂覆光刻胶,光刻胶覆盖种子层和电镀金属铜;在光刻胶制作窗口露出金属铜的上表面;在金属铜上表面电镀金属镍;在金属镍上电镀金属锡银。
[0015]本发明所述半导体封装金属互连结构的制作工艺,能够解决金属层高度不一的问题,且工艺与现有工艺有较好的兼容性,实施起来方便易行。
【附图说明】
[0016]为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。其中:
图1-1?图1-5为现有技术中铜RDL层电镀制作工艺示意图,其中:
图1 -1为制作得到RDL层电镀窗口的示意图。
[0017]图1-2为图1_1的俯视图。
[0018]图1-3为电镀金属铜后的不意图。
[0019]图1-4为去除光刻胶的示意图。
[0020]图1-5为刻蚀掉种子层和粘附层的示意图。
[0021]图2-1?图2-5为现有技术中凸点电镀制作工艺示意图,其中:
图2-1为制作得到凸点电镀窗口的示意图。
[0022]图2-2为图2-1的俯视图。
[0023]图2-3为电镀金属铜后的示意图。
[0024]图2-4为电镀金属镍后的示意图。
[0025]图2-5为电镀金属锡银的示意图。
[0026]图3-1?图3-5为本发明实施例1中RDL层电镀制作工艺示意图,其中:
图3-1为制作得到RDL层电镀窗口的示意图。
[0027]图3-2为电镀金属铜后的示意图。
[0028]图3-3为去除光刻胶的示意图。
[0029]图3-4为刻蚀掉种子层和粘附层的示意图。
[0030]图3-5为刻蚀金属铜使金属铜高度一致的示意图。
[0031]图4-1?图4-8为本发明实施例3中凸点电镀制作工艺示意图,其中:
图4-1为制作得到凸点电镀窗口的示意图。
[0032]图4-2为电镀金属铜后的示意图。
[0033]图4-3为去除光刻胶的示意图。
[0034]图4-4为刻蚀金属铜使金属铜高度一致的示意图。
[0035]图4-5为涂覆光刻胶的示意图。
[0036]图4-6为光刻露出金属铜上表面的不意图。
[0037]图4-7为电镀金属镍后的示意图。
[0038]图4-8为电镀金属锡银的示意图。
【具体实施方式】
[0039]为了使本发明的上述目的、特征和优点能够更加明显易懂,下面结合具体附图对本发明的【具体实施方式】作进一步的说明。
[0040]在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施例,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
[0041]其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实施制作中应包含长度、宽度及深度的三维空间尺寸。
[0042]实施例1:一种半导体封装金属互连结构的制作工艺,本实施例为RDL层的制作工艺,包括以下步骤:
(I)如图3-1所示,在基板104-1上制作粘附层103-1、种子层102-1和光刻胶101-1,光刻胶101-1经涂胶、曝光和显影形成RDL层电镀窗口 100-1;所述粘附层103-1、种子层102-1和光刻胶101-1的制作方法以及RDL层电镀窗口 100-1的制作方法均采用现有常规工艺;
(2)如图3-2所示,在RDL层电镀窗口100-1电镀金属铜105-1;
(3)如图3-3所示,去除光刻胶101-1;
(4)如图3-4所示,刻蚀掉种子层102-1和粘附层103-1;
(5)如图3-5所示,对金属铜105-1进行刻蚀,使金属铜105-1的高度一致;所述金属铜105-1的刻蚀工艺可以采用现有的常规工艺,优选采用倒置基板104-1的刻蚀方式,以此让刻蚀液先接触最高的金属铜105-1凸起部分,进行逐次刻蚀,达到所需的金属铜105-1的高度。
[0043 ]实施例2: —种半导体封装金属互连结构的制作工艺,本实施例为RDL层的制作工艺,包括以下步骤:
步骤(I)?步骤(3)同实施例1;
(4)对金属铜105-1进行刻蚀,使金属铜105-1的高度一致;
(5)刻蚀掉种子层102-1和粘附层103-1。
[0044]实施例1和实施例2公开的RDL层制作工艺,在去除光刻胶工艺后,增加了一次金属铜的刻蚀,去除一部分电镀铜的高度,使得电镀上的金属铜在所电镀各个区域高度趋于一致,故而电镀后整个RDL层高度会有很好的均匀性,且制作多层RDL铜层时,亦消除了上述由于铜层高度不一带来的失效隐患。所述刻蚀金属铜的工艺步骤未在电镀金属铜完成光刻胶还存在时进行,是因为此时还有光刻胶存在,铜RDL层上方仍存在未填空隙区,此时进行刻蚀,会由于刻蚀过程中空隙区内极大可能存在气体导致刻蚀缺陷。
[0045]实施例3:—种半导体封装金属互连结构的制作工艺,本实施例为凸点的制作工艺,包括以下步骤:
(1)如图4-1所示,在基板104-2上制作粘附层103-2、种子层102-2和光刻胶1(Π-2,光刻胶101-2经涂胶、曝光和显影形成凸点电镀窗口 100-2;所述粘附层103-2、种子层102-2和光刻胶101-2的制作方法以及凸点电镀窗口 100-2的制作方法均采用现有常规工艺;
(2)如图4-2所示,在凸点电镀窗口100-2电镀金属铜105-2;
(3)如图4-3所示,去除光刻胶101-2;
(4)如图4-4所示,对金属铜105-2进行刻蚀,使金属铜105-2的高度一致;所述金属铜105-2的刻蚀工艺可以采用现有的常规工艺,优选采用倒置基板104-2的刻蚀方式,以此让刻蚀液先接触最高的金属铜105-2凸起部分,进行逐次刻蚀,达到所需的金属铜105-2的高度;
(5)如图4-5所示,在基板104-2表面涂覆光刻胶101-3,光刻胶101-3覆盖种子层102-2和金属铜105-2;
(6)如图4-6所示,光刻胶101-3进行涂胶、曝光和显影露出金属铜105-2的上表面;
(7)如图4-7所示,在金属铜105-2上表面电镀金属镍106-2;
(8)如图4-8所示,在金属镍106-2上电镀金属锡银107-2。
[0046]实施例3公开的凸点制作工艺,在步骤(2)电镀金属铜完成后增加一步刻蚀工艺,去除一部分金属铜的高度,使得电镀上的金属铜在所电镀各个区域高度趋于一致,而后再进行电镀金属镍和金属锡银的工艺。由于在电镀金属镍和金属锡银之前,消除了金属铜高度不一带来的溶液待镀金属离子扩散带来的距离偏差,且金属铜的高度相比金属镍和金属锡银的高度高的多,在电镀金属镍和金属锡银工艺中其由于上述现象带来的电镀高度差亦会有较大程度的减少,故而电镀后整个凸点高度会有较好的均匀性。实施例3刻蚀金属铜的工艺步骤未在电镀金属铜完成光刻胶还存在时进行,是因为此时还有光刻胶存在,凸点孔洞仍存在,此时进行刻蚀,会由于刻蚀过程中孔洞内可能存在气体导致刻蚀缺陷。
[0047]应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
【主权项】
1.一种半导体封装金属互连结构的制作工艺,其特征是,包括以下步骤: (1)在基板上制作粘附层、种子层和光刻胶,在光刻胶上制作RDL层电镀窗口; (2)在RDL层电镀窗口电镀金属铜; (3)去除光刻胶; (4)刻蚀掉粘附层和种子层; (5)对金属铜进行刻蚀,使金属铜的高度一致。2.如权利要求1所述的半导体封装金属互连结构的制作工艺,其特征是:所述步骤(4)刻蚀掉种子层和粘附层,再对金属铜进行刻蚀后进行。3.如权利要求1所述的半导体封装金属互连结构的制作工艺,其特征是:所述金属铜进行刻蚀工艺时采用倒置基板的刻蚀方式,让刻蚀液先接触最高的金属铜的凸起部分,进行逐次刻蚀,达到所需的金属铜的高度,使金属铜高度一致。4.如权利要求1所述的半导体封装金属互连结构的制作工艺,其特征是:所述种子层为铜种子层,粘附层为钛层。5.—种半导体封装金属互连结构的制作工艺,其特征是,包括以下步骤: (1)在基板上制作粘附层、种子层和光刻胶,在光刻胶上制作凸点电镀窗口; (2)在凸点电镀窗口电镀金属铜; (3)去除光刻胶; (4)对金属铜进行刻蚀,使金属铜的高度一致; (5)再在金属铜上制作金属镍和金属锡银。6.如权利要求5所述的半导体封装金属互连结构的制作工艺,其特征是:所述步骤(5)具体采用以下步骤:在基板表面涂覆光刻胶,光刻胶覆盖种子层和电镀金属铜;在光刻胶制作窗口露出金属铜的上表面;在金属铜上表面电镀金属镍;在金属镍上电镀金属锡银。
【文档编号】H01L21/60GK105895580SQ201610514383
【公开日】2016年8月24日
【申请日】2016年6月30日
【发明人】伍恒
【申请人】华进半导体封装先导技术研发中心有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1