路INV的IGBTQ1和二极管FWD的结构。本实施方式1的逆变器电路INV含有IGBTQ1，且含有二极管FWD。
[0100]图4是表示形成有IGBTQ1的半导体芯片CHP1的外形形状的俯视图。在图4中，示出半导体芯片CHP1的主面(表面)。如图4所示，本实施方式1的半导体芯片CHP1的平面形状为具有长边LSI和短边SS1的长方形形状。并且，在呈长方形形状的半导体芯片CHP1的表面形成有呈长方形形状的发射电极焊盘EP。并且，沿着半导体芯片CHP1的长边方向形成有多个电极焊盘。具体而言，作为该电极焊盘，从图4的左侧起配置有栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP、开氏度检测用电极焊盘KP。如此，在呈长方形形状的半导体芯片CHP1的表面，沿着短边方向配置有发射电极焊盘EP和电极焊盘，且沿着长边方向形成有多个电极焊盘。此时，发射电极焊盘EP的尺寸(平面积)远大于多个电极焊盘的各自的尺寸。
[0101]图5是表不半导体芯片CHP1的与表面相反一侧的背面的俯视图。如图5所不可知，遍及半导体芯片CHP1的整个背面形成有长方形形状的集电极焊盘CP。
[0102]接着，说明形成于半导体芯片CHP1的电路构成。图6是表示形成于半导体芯片CHP1的电路的一例的电路图。如图6所示，在半导体芯片CHP1形成有IGBTQ1、检测用IGBTQS及温度检测用二极管TD。IGBTQ1是主要的IGBT，用于图3所示的3相感应电机MT的驱动控制。在该IGBTQ1形成有发射电极、集电极及栅电极。并且，IGBTQ1的发射电极经由图4所示的发射电极焊盘EP与发射端子ET电连接，IGBTQ1的集电极经由图5所示的集电极焊盘CP与集电极端子CT电连接。此外，IGBTQ1的栅电极经由图4所示的栅电极焊盘GP与栅极端子GT电连接。
[0103]IGBTQ1的栅电极连接于图3所示的栅极控制电路GCC。此时，来自栅极控制电路GCC的信号经由栅极端子GT施加于IGBTQ1的栅电极，由此能够从栅极控制电路GCC控制IGBTQ1的开关工作。
[0104]检测用IGBTQS是为了检测流过IGBTQ1的集电极一发射之间的过电流而设置的部件。S卩，作为逆变器电路INV，检测流过IGBTQ1的集电极一发射之间的过电流，是为了保护IGBTQ1避免其因过电流被破坏而设置检测用IGBTQS。在该检测用IGBTQS中，检测用IGBTQS的集电极与IGBTQ1的集电极电连接，且检测用IGBTQS的栅电极与IGBTQ1的栅电极电连接。此外，检测用IGBTQS的发射电极经由图4所示的电流检测用电极焊盘SEP而不同于IGBTQ1的发射电极的其他电流检测用端子SET电连接。该电流检测用端子SET连接于设于外部的电流检测电路。并且，该电流检测电路基于检测用IGBTQS的发射电极的输出检测IGBTQ1的集电极一发射间电流，在流过过电流时，截断施加于IGBTQ1的栅电极的栅极信号，保护IGBTQ1。
[0105]具体而言，检测用IGBTQS作为在负载短路等时不使IGBTQ1流过过电流的电流检测元件使用。例如，流过主要IGBTQ1的电流和流过检测用IGBTQS的电流的电流比被设计为IGBTQ1:检测用IGBTQS = 1000:1。也就是说，在主要IGBTQ1流过200A的电流时，在检测用IGBTQS流过200mA的电流。
[0106]在实际的应用中，外部施加与检测用IGBTQS的发射电极电连接的传感电阻，将该传感电阻的两端的电压反馈于控制电路。并且，在控制电路中以传感电阻的两端的电压达到设定电压以上时截断电源的方式进行控制。也就是说，在流过主要IGBTQ1的电流成为过电流时，流向检测用IGBTQS的电流也增加。结果，流过传感电阻的电流也增加，因此传感电阻的两端的电压变大，能够掌握到在该电压达到设定电压以上时流过主要IGBTQ1的电流成为过电流状态。
[0107]温度检测用二极管TD是为了检测IGBTQ1的温度(广义上讲为半导体芯片CHP1的温度)而设置。即，由于温度检测用二极管TD的电压根据IGBTQ1的温度而变化，因此要检测IGBTQ1的温度。该温度检测用二极管TD通过在多晶硅导入不同导电型的杂质而形成pn结，具有阴极电极(阴极)及阳极电极(阳极)。阴极电极经由温度检测用电极焊盘TCP(其通过内部布线而形成于半导体芯片CHP1的上表面)(参照图4)而与图6所示的温度检测用端子TCT电连接。同样，阳极电极经由温度检测用电极焊盘TAP (其通过内部布线而形成于半导体芯片CHP1的上表面)(参照图4)而与图6所示的温度检测用端子TAT电连接。
[0108]温度检测用端子TCT及温度检测用端子TAT连接于设于外部的温度检测电路。该温度检测电路基于与温度检测用二极管TD的阴极电极及阳极电极连接的温度检测用端子TCT与温度检测用端子TAT之间的输出，间接地检测IGBTQ1的温度，在检测到的温度达到某一定温度以上时，截断施加于IGBTQ1的栅电极的栅极信号，由此来保护IGBTQ1。
[0109]如上所述，由pn结二极管构成的温度检测用二极管TD具有在施加某一定值以上的顺向电压时，流过温度检测用二极管TD的顺向电流急剧增加的特性。并且，顺向电流开始急剧流过的电压值根据温度而变化，当温度上升时，该电压值降低。因此，在本实施方式1中，利用温度检测用二极管TD的这一特性。也就是说，在温度检测用二极管流过一定电流，通过测定温度检测用二极管TD的两端的电压值，由此可间接地实现温度监控。在实际的应用中，将这样测定的温度检测二极管TD的电压值(温度信号)反馈于控制电路，由此能够以元件工作温度不超过保证值(例如150°C?175°C )的方式进行控制。
[0110]接着，在图6中，IGBTQ1的发射电极与发射端子ET电连接，并且与不同于发射端子ET的端子即开氏度端子KT也电连接。该开氏度端子KT与通过内部布线形成于半导体芯片CHP1的上表面的开氏度检测用电极焊盘KP(参照图4)电连接。因而，IGBTQ1的发射电极成为经由开氏度检测用电极焊盘ΚΡ与开氏度端子ΚΤ电连接。该开氏度端子ΚΤ作为主要IGBTQ1的检查用端子使用。S卩，在向主要IGBTQ1流过大电流的检查时，从IGBTQ1的发射端子ET取得电压感应(voltage sense)时，在发射端子ET流过大电流，因此无法无视因布线电阻导致电压下降，难以测定准确的导通电压。因此，在本实施方式1中，与IGBTQ1的发射端子ET电连接、但不流过大电流的电压感应端子而设置开氏度端子KT。S卩，在流过大电流的检查时，从开氏度端子KT测定发射电极的电压，由此能够不受大电流影响地测定IGBTQ1的导通电压。而且，开氏度端子KT也作为与栅极驱动输出用的电气独立的基准销使用。
[0111]基于以上，根据本实施方式1的半导体芯片CHP1，能够构成为与包含电流检测电路及温度检测电路等的控制电路连接，因此能够提高半导体芯片CHP1所含的IGBTQ1的工作可靠性。
[0112]< IGBT的元件结构>
[0113]接着，说明IGBTQ1的元件结构。图7是表示本实施方式1的IGBTQ1的元件结构的剖视图。在图7中，IGBTQ1具有形成于半导体芯片的背面的集电极CE (集电极焊盘CP)，在该集电极CE上形成p+型半导体区域PR1。在p +型半导体区域PR1上形成η +型半导体区域NR1，在该η+型半导体区域NR1上形成η ~型半导体区域NR2。并且，在rT型半导体区域NR2上形成ρ型半导体区域PR2，形成贯穿该ρ型半导体区域PR2、到达η_型半导体区域NR2的沟槽(trench) ΤΡ。而且，与沟槽TP匹配地形成作为发射区域的n+型半导体区域ER。在沟槽TP的内部形成有例如由氧化硅膜构成的栅极绝缘膜G0X，隔着该栅极绝缘膜G0X形成栅电极GE。该栅电极GE例如由多晶硅膜形成，形成为将沟槽TP埋入。此外，在图7中示出了沟槽栅极结构，但不限于此，例如虽然未图示，可以是使用形成在硅基板上的平面栅极结构的IGBT。
[0114]在这样构成的IGBTQ1中，栅电极GE经由图4所示的栅电极焊盘GP与栅极端子GT连接。同样，作为发射区域的n+型半导体区域ER经由发射电极EE(发射电极焊盘EP)与发射端子ET电连接。作为集电极区域的p+型半导体区域PR1与形成于半导体芯片背面的集电极CE电连接。
[0115]这样构成的IGBTQ1兼具备功率MOSFET的高速开关特性及电压驱动特性、和双极晶体管的低导通电压特性。
[0116]需要说明的是，n+型半导体区域NR1被称为缓冲层。该η +型半导体区域NR1是为了防止在IGBTQ1关闭时，发生从ρ型半导体区域PR2成长到η_型半导体区域NR2内的空乏层与形成于rT型半导体区域NR2下层的ρ+型半导体区域PR1接触的穿通(punch through)现象而设置。此外，为了出于限制从p+型半导体区域PR1向11_型半导体区域NR2的空穴注入量等目的，设置n+型半导体区域NR1。
[0117]<IGBT 的工作 >
[0118]接着，说明本实施方式1的IGBTQ1的工作。首先，说明IGBTQ1开启的工作。在图7中，通过对栅电极GE与作为发射区域的n+型半导体区域ER之间施加充分的正电压，由此使具有沟槽栅极结构的MOSFET开启。在该情况下，构成集电极区域的p+型半导体区域PR1与n_型半导体区域NR2之间被顺向偏压，引起从p+型半导体区域PR1向11_型半导体区域NR2的空穴注入。接着，与所注入的空穴的正电荷相同量的电子集中于η—型半导体区域NR2。由此，引起η_型半导体区域NR2的电阻降低(电导调制conductivity modulat1n)，IGBTQ1成为导通状态。
[0119]在导通电压施加p+型半导体区域PR1和η—型半导体区域NR2的接合电压，η_型半导体区域NR2的电阻值因电导调制而降低了 1级以上，由此占据导通电阻的大半的高耐压中，与功率MOSFET相比，IGBTQ1成为低导通电压。因而可知，IGBTQ1是对高耐压化有效的器件。S卩，在功率MOSFET中，为了实现高耐压化而需要加厚作为漂移层的外延层的厚度，但在该情况下，导通电阻也上升。对此，在IGBTQ1中，即使为了实现高耐压化而加厚n_型半导体区域NR2的厚度，在IGBTQ1的导通工作时产生电导调制。因此，能够与功率MOSFET相比降低导通电阻。也就是说，根据IGBTQ1，与功率MOSFET相比，即使在谋求高耐压化的情况下也能实现低导通电阻的器件。
[0120]接着，说明IGBTQ1关闭的工作。若使栅电极GE与作为发射区域的n+型半导体区域ER之间的电压降低，则具有沟槽栅极结构的MOSFET关闭。在该情况下，停止从p+型半导体区域PR1向n_型半导体区域NR2的空穴注入，已经注入的空穴也耗尽寿命而减少。残留的空穴向发射电极EE侧直接流出(尾电流)，在流出完毕的时刻IGBTQ1成为截止状态。如此使IGBTQ1导通/截止工作。
[0121]< 二极管的结构>
[0122]接着，图8是表示形成有二极管FWD的半导体芯片CHP2的外形形状的俯视图。在图8中，示出了半导体芯片CHP2的主面(表面)。如图8所示，本实施方式1的半导体芯片CHP2的平面形状为具有长边LS2和短边SS2的长方形形状。并且，在呈长方形形状的半导体芯片CHP2的表面形成有呈长方形形状的阳极电极焊盘ADP。另一方面，虽然未图示，在半导体芯片CHP2的与表面相反一侧的整个背面，形成有长方形形状的阴极电极焊盘。
[0123]接着，说明二极管FWD的元件结构。图9是表示二极管FWD的元件结构的剖视图。在图9中，在半导体芯片的背面形成有阴极电极CDE(阴极电极焊盘CDP)，在该阴极电极⑶E上形成n+型半导体区域NR3。并且，在η +型半导体区域NR3上形成η _型半导体区域NR4，在η_型半导体区域NR4上形成ρ型半导体区域PR3。在ρ型半导体区域PR3和ρ_型半导体区域PR4上形成阳极电极ADE(阳极电极焊盘ADP)。阳极电极ADE例如由铝一硅构成。
[0124]< 二极管的工作>
[0125]根据这样构成的二极管FWD，当对阳极电极ADE施加正电压，对阴极电极⑶E施加负电压时，rT型半导体区域NR4与ρ型半导体区域PR3之间的pn结被顺向偏压而流过电流。另一方面，当对阳极电极ADE施加负电压、对阴极电极CDE施加正电压时，η—型半导体区域NR4与ρ型半导体区域PR3之间的pn结被逆向偏压而不流过电流。如此，使具有整流功能的二极管FWD工作。
[0126]<改善的余地>
[0127]上述的图3所示的逆变器电路INV通过使用6个半导体器件(其是例如将形成有IGBTQ1的半导体芯片CHP1和形成有二极管FWD的半导体芯片CHP2封装成一体而成)而具体化。在此，在将形成有IGBTQ1的半导体芯片CHP1和形成有二极管FWD的半导体芯片CHP2封装成一体而成的半导体器件的制造工序(关联技术)中，从提高半导体器件的可靠性的观点来看还存在改善的余地。
[0128]以下，说明该改善的余地。图10是表示作为逆变器电路INV的构成要素的关联技术中的半导体器件的制造工序的一部分的图。图10的(a)是表示关联技术的半导体器件的制造工序的一部分(夹具搭载工序)的俯视图，图10的(b)是图10的(a)的A — A线剖视图。
[0129]如图10的(a)及图10的(b)所示，在芯片搭载部TAB上隔着导电性粘接材料ADH1而搭载了形成有IGBT的半导体芯片CHP1和形成有二极管的半导体芯片CHP2。并且，在半导体芯片CHP1的发射电极焊盘EP上及半导体芯片CHP2的阳极电极焊盘ADP上形成导电性粘接材料ADH2，隔着该导电性粘接材料ADH2，配置遍及半导体芯片CHP1、半导体芯片CHP2和引线LD1的夹具CLP。这样，在图10的(a)及图10的(b)图示了搭载用于将半导体芯片CHP1、半导体芯片CHP2和引线LD1电连接的夹具CLP的夹具搭载工序。该夹具搭载工序之前的工序例如是在收纳于工具的状态下实施。这是因为，在夹具搭载工序之前的工序，处于引线框架LF与芯片搭载部TAB分离的状态。其后，通过经过夹具搭载工序，搭载了半导体芯片CHP1及半导体芯片CHP2的芯片搭载部TAB与引线框架LF通过夹具CLP而连接，形成一体结构体。并且，实施了夹具搭载工序之后，例如从工具取出上述的一体结构体，实施用线W将半导体芯片CHP1和引线LD2连接的引线键合工序。
[0130]图11的(a)是表不关联技术的半导体器件的制造工序的一部分(引线键合工序)的俯视图，图11的(b)是图11的(a)的A — A线剖视图。要实施图11的(a)及图11的(b)所示的引线键合工序，则必然存在将通过实施夹具搭载工序而形成的一体结构体从工具取出、并将该一体结构体搬送的搬送工序。
[0131]在此，如图11的(a)及图11的(b)所示，在一体结构体中，仅由夹具CLP将搭载有半导体芯片CHP1及半导体芯片CHP2的芯片搭载部TAB与引线框架LF连接，并且夹具CLP成为连接强度弱的悬臂结构。结果，由于上述搬送工序中的冲击、振动，存在夹具CLP与半导体芯片CHP1的接合部分、夹具CLP与半导体芯片CHP2的接合部分受到损伤的担忧，进而也担忧夹具CLP自身会发生变形(第一改善余地)。
[0132]此外，在夹具CLP的悬臂结构中，难以进行夹具CLP的位置固定，结果容易发生夹具CLP的错位，担忧会发生由该错位引起的电连接不良。尤其是在夹具CLP与半导体芯片CHP1的连接、夹具CLP与半导体芯片CHP2的连接使用焊锡连接时，由于焊锡的扩展状态，使得夹具CLP被向规定方向牵拉，容易发生夹具CLP的错位。S卩，在关联技术中，容易发生因夹具CLP的悬臂结构而引起的夹具CLP错位，担忧发生所制造的半导体器件的电连接不良。换言之，在关联技术中，担忧制造成品率的降低(第二改善余地)。
[0133]而且，如图12所示，在夹具CLP的悬臂结构中，在夹具搭载工序，由于施加于夹具CLP的载荷及夹具CLP自身的自重而容易发生沉降。结果，如图12所示，夹具CLP的高度倾斜而变得不恒定，因此产生将夹具CLP和半导体芯片CHP1连接的导电性粘接材料ADH2、将夹具CLP和半导体芯片CHP2连接的导电性粘接材料ADH2的薄膜化和不均匀。由此，在用关联技术制造的半导体器件中，由于导电性粘接材料ADH2的薄膜化及不均匀，担忧发生温度循环特性、功率循环特性所代表的热疲劳耐性降低(第三改善余地)。
[0134]基于以上，在关联技术中存在上述的第一改善余地、第二改善余地和第三改善余地，希望提高半导体器件的可靠性。因此，在本实施方式1中，对上述的改善余地加以研究而改进。以下，说明加以改进了的本实施方式1的技术构思。
[0135]<实施方式1的半导体器件的实装构成>
[0136]本实施方式1的半导体器件涉及图3所示的逆变器电路INV，是将作为逆变器电路INV的构成要素的1个IGBTQ1和1个二极管FWD封装成一体而成的部件。S卩，通过使用6个本实施方式1的半导体器件，由此构成作为驱动3相电机的3相逆变器电路INV的电子装置(功率组件)。
[0137]图13是表示本实施方式1的半导体器件PAC1的外观构成的图。具体而言，图13的(a)是表示本实施方式1的半导体器件PAC1的外观构成的俯视图，图13的(b)是侧视图，图13的(c)是仰视图。
[0138]如图13的(a)所示，本实施方式1的半导体器件PAC1具有呈矩形形状的由树脂构成的封固体MR。该封固体MR具有图13的(a)所不的上表面、与该上表面相反一侧的下表面(图13的(c))和在其厚度方向上位于上表面与下表面之间的第一侧面及同第一侧面相对的第二侧面。在图13的(a)中，图示了构成第一侧面的边S1，图示了构成第二侧面的边S2。而且，封固体MR具有与第一侧面及第二侧面交叉的第三侧面、和与第一侧面及第二侧面交叉且与第三侧面相对的第四侧面。在图13的(a)中，图示了构成第三侧面的边S3，并图示了构成第四侧面的边S4。
[0139]在此，在本实施方式1的半导体器件PAC1中，如图13的(a)所示，多个引线LD1的各自的一部分从第一侧面突出，且多个引线LD2的各自的一部分从第二侧面突出。此时，引线LD1构成发射端子ET，引线LD2构成信号端子SGT。并且，构成发射端子ET的多个引线LD1的各自的宽度比构成信号端子SGT的多个引线LD2的各自的宽度大。换言之，在本实施方式1中，将多个引线LD1统称为第一引线(第一引线群)，将多个引线LD2统称为第二引线(第二引线群)时，第一引线的从封固体MR露出的部分由多个部分(多个引线LD1)构成，且第二引线的从封固体MR露出的部分由多个部分(多个引线LD2)构成。此时，在俯视下，第一引线的多个部分的各自的宽度也能比多个引线LD2的各自的宽度大。这是考虑到如下情况而设置的，即，由于在发射端子ET流过大电流，因此需要尽量降低电阻，而在信号端子SGT仅流过微小电流。
[0140]在本实施方式1的半导体器件PAC1中，在外观显著存在反映了后述的制造方法上特征的结构上痕迹。具体而言，如图13的(a)所示，支承部SPU的端部从第一侧面(边S1)露出，并且也从第二侧面(边S2)露出。而且，在本实施方式1的半导体器件PAC1中，在封固体MR的上表面形成多个销痕迹PM。
[0141]接着，如图13的(b)所示，在本实施方式1的半导体器件PAC1中，从封固体MR突出的引线LD1及引线LD2被弯折加工成海鸥翼状。由此，提高了半导体器件PAC1的实装容易性。而且，如图13的(c)所示，