在本实施方式1的半导体器件PAC1中，芯片搭载部TAB的下表面(背面)从封固体MR的下表面(背面)露出。由此，能够提高半导体器件的散热效率。
[0142]接着，说明本实施方式1的构成半导体器件PAC1的封固体MR的内部结构。图14是表示本实施方式1的半导体器件PAC1的封固体MR的内部结构的图，图14的(a)与俯视图对应，图14的(b)与图14的(a)的A — A线剖视图对应，图14的(c)与图14的(a)的B 一 B线剖视图对应。
[0143]首先，在图14的(a)中，在封固体MR的内部配置有矩形形状的芯片搭载部TAB。该芯片搭载部TAB也作为用于提高散热效率的散热器(Heat spreader)发挥作用，例如由以导热率高的铜为主成分的材料构成。在此，“主成分”是指构成部件的构成材料中的含有最多的材料成分，例如“以铜为主成分的材料”是指部件的材料含有铜最多。本说明书中使用“主成分”这一措辞的意图在于表达以下情况而使用，即，例如部件基本上由铜构成，但不排除含有其他载置的情况。
[0144]在芯片搭载部TAB上经由例如由银糊剂和/或高熔点焊锡构成的导电性粘接材料ADH1，搭载形成有IGBT的半导体芯片CHP1及形成有二极管的半导体芯片CHP2。此时，将搭载半导体芯片CHP1及半导体芯片CHP2的面定义为芯片搭载部TAB的上表面，将与该上表面相反一侧的面定义为下表面。在该情况下，半导体芯片CHP1及半导体芯片CHP2搭载于芯片搭载部TAB的上表面上。尤其是形成有二极管的半导体芯片CHP2配置成，形成于半导体芯片CHP2的背面的阴极电极焊盘经由导电性粘接材料ADH1与芯片搭载部TAB的上表面接触。在该情况下，形成于半导体芯片CHP2的表面的阳极电极焊盘ADP变得朝向上方。另一方面，形成有IGBT的半导体芯片CHP1被配置成，形成于半导体芯片CHP1的背面的集电极CE (集电极焊盘CP)(参照图5)经由导电性粘接材料ADH1与芯片搭载部TAB的上表面接触。在该情况下，形成于半导体芯片CHP1的表面的发射电极焊盘EP及多个电极焊盘变得朝向上方。因而，半导体芯片CHP1的集电极焊盘CP和半导体芯片CHP2的阴极电极焊盘经由芯片搭载部TAB而电连接。
[0145]接着，如图14的(a)所示，在半导体芯片CHP1的发射电极焊盘EP及半导体芯片CHP2的阳极电极焊盘ADP上，经由例如由银糊剂和/或高熔点焊锡构成的导电性粘接材料ADH2，配置有作为导电性部件的夹具CLP。并且，该夹具CLP经由导电性粘接材料ADH2与发射端子ET连接。因而，半导体芯片CHP1的发射电极焊盘EP和半导体芯片CHP2的阳极电极焊盘ADP经由夹具CLP而与发射端子ET电连接。该夹具CLP由例如以铜为主成分的板状部件构成。也就是说，在本实施方式1中，从半导体芯片CHP1的发射电极焊盘EP遍及发射端子ET地流过大电流，因此使用能够确保大面积的夹具CLP，以使得能够流过大电流。
[0146]此外，如图14的(a)所示，在半导体芯片CHP1的表面形成有多个电极焊盘，该多个电极焊盘分别通过作为导电性部件的线W而与信号端子SGT电连接。具体而言，多个电极焊盘包括栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP和开氏度检测用电极焊盘KP。并且，栅电极焊盘GP通过线W与作为信号端子SGT之一的栅极端子GT电连接。同样，温度检测用电极焊盘TCP通过线W与作为信号端子SGT之一的温度检测用端子TCT电连接，温度检测用电极焊盘TAP通过线W与作为信号端子SGT之一的温度检测用端子TAT电连接。此外，电流检测用电极焊盘SEP通过线W与作为信号端子SGT之一的电流检测用端子SET电连接，开氏度检测用电极焊盘KP通过线W与开氏度端子KT电连接。此时，线W例如由以金、铜或铝为主成分的导电性部件构成。
[0147]在此，如图14的(a)所示，在俯视下，半导体芯片CHP2以位于发射端子ET与半导体芯片CHP1之间的方式搭载于芯片搭载部TAB的上表面上，且半导体芯片CHP1以位于半导体芯片CHP2与信号端子SGT之间的方式搭载于芯片搭载部TAB的上表面上。
[0148]换言之，发射端子ET、半导体芯片CHP2、半导体芯片CHP1及信号端子SGT沿着作为第一方向的y方向配置。具体而言，在俯视下，半导体芯片CHP2以比半导体芯片CHP1更接近发射端子ET的方式搭载于芯片搭载部TAB的上表面上，且半导体芯片CHP1以比半导体芯片CHP2更接近信号端子SGT的方式搭载于芯片搭载部TAB的上表面上。
[0149]并且，在俯视下，以栅电极焊盘GP比发射电极焊盘EP更接近信号端子SGT的方式，半导体芯片CHP1搭载于芯片搭载部TAB的上表面上。进一步换言之，在俯视下，以包含栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP、开氏度检测用电极焊盘KP的多个电极焊盘比发射电极焊盘EP更接近信号端子SGT的方式，半导体芯片CHP1搭载于芯片搭载部TAB的上表面上。换言之，也可以说在俯视下，半导体芯片CHP1的多个电极焊盘沿着半导体芯片CHP1的边中的最接近信号端子SGT的边配置。此时，如图14的(a)所示，在俯视下，夹具CLP被配置成不与包含栅电极焊盘GP的多个电极焊盘及多个线W的任一重叠。
[0150]在这样内部构成的半导体器件PAC1中，将半导体芯片CHP1、半导体芯片CHP2、芯片搭载部TAB的一部分、发射端子ET的一部分、多个信号端子SGT的各自的一部分、夹具CLP及线W例如通过树脂封固，由此构成封固体MR。
[0151]接着，在图14的(c)中，在芯片搭载部TAB的上表面上，经由导电性粘接材料ADH1，搭载有形成了 IGBT的半导体芯片CHP1和形成了二极管的半导体芯片CHP2。并且，在从半导体芯片CHP1的表面上遍及到半导体芯片CHP2的表面上的范围，经由导电性粘接材料ADH2配置夹具CLP。该夹具CLP还通过导电性粘接材料ADH2与发射端子ET连接，发射端子ET的一部分从封固体MR露出。此外，半导体芯片CHP1通过线W与配置在同发射端子ET(引线LD1)相反一侧的信号端子SGT连接，信号端子SGT(引线LD2)的一部分也从封固体MR露出。
[0152]在此，如图14的(b)所示，芯片搭载部TAB的下表面从封固体MR的下表面露出，该露出的芯片搭载部TAB的下表面成为集电极端子CT。并且，芯片搭载部TAB的下表面在将半导体器件PAC1实装于布线基板上时，成为能够与形成在布线基板上的布线软钎焊的面。
[0153]在芯片搭载部TAB的上表面上搭载有半导体芯片CHP1和半导体芯片CHP2，半导体芯片CHP1的集电极焊盘和半导体芯片CHP2的阴极电极焊盘经由导电性粘接材料ADH1而与芯片搭载部TAB接触。由此，集电极焊盘和阴极电极焊盘经由芯片搭载部TAB电连接，结果，与集电极端子CT电连接。进而，如图14的(c)所示，芯片搭载部TAB的厚度变得比发射端子ET、信号端子SGT的厚度厚。
[0154]在本实施方式1的半导体器件PAC1中，导电性粘接材料ADH1及导电性粘接材料ADH2可以使用例如将环氧树脂等材料作为粘合剂、含有银填料(Ag填料)的银糊剂。该银糊剂是成分不含铅的无铅材料，因此具有对环境有利的优点。此外，银糊剂的温度循环性、功率循环性优异，还得到可提高半导体器件PAC1的可靠性的优点。而且，在使用银糊剂时，例如对焊锡的回流焊处理所使用的真空回流焊装置，能够用成本低廉的烘烤炉进行银糊剂的热处理，因此还能具有半导体器件PAC1的组装设备变得廉价这一优点。
[0155]但是，导电性粘接材料ADH1及导电性粘接材料ADH2不限于银糊剂，例如可以使用焊锡。作为导电性粘接材料ADH1及导电性粘接材料ADH2使用焊锡时，由于焊锡的电导率高，因此可获得能够降低半导体器件PAC1的导通电阻的优点。也就是说，通过使用焊锡，例如，能够谋求在需要降低导通电阻的逆变器中使用的半导体器件PAC1的性能提高。
[0156]在此，在本实施方式1的半导体器件PAC1作为产品完成之后，实装于电路基板(实装基板)。在该情况下，半导体器件PAC1与实装基板的连接使用焊锡。在采用基于焊锡的连接时，使焊锡熔融而连接，因此需要加热处理(回流焊reflow)。
[0157]因而，半导体器件PAC1与实装基板的连接所使用的焊锡、和在上述的半导体器件PAC1的内部所使用的焊锡为相同材料时，由于在连接半导体器件PAC1和实装基板时施加的热处理(回流焊)，在半导体器件PAC1的内部所使用的焊锡也发生熔融。在该情况下，发生因焊锡的熔融导致的体积膨胀而使得在封固半导体器件PAC1的树脂发生裂纹、熔融的焊锡向外部漏出这些问题。
[0158]因此，在半导体器件PAC1的内部使用高熔点焊锡。在该情况下，通过在连接半导体器件PAC1和实装基板时施加的热处理(回流焊)，半导体器件PAC1的内部所使用的高熔点焊锡不会发生熔融。结果，能够利用高熔点焊锡防止因熔融导致的体积膨胀而使得在封固半导体器件PAC1的树脂发生裂纹、熔融的焊锡向外部漏出这些问题。
[0159]关于半导体器件PAC1和实装基板的连接所使用的焊锡，例如使用以Sn(锡)一银(Ag) —铜(Cu)为代表的熔点在220°C左右的焊锡，在回流焊时，半导体器件PAC1被加热到260°C程度。由此，例如在本说明书中所指的高熔点焊锡，是指即使加热到260°C左右也不熔融的焊锡。举出代表性例子，例如熔点在300°C以上、回流焊温度为350°C左右、含有Pb (铅)90重量％以上的焊锡。
[0160]基本上在本实施方式1的半导体器件PAC1中，设定导电性粘接材料ADH1和导电性粘接材料ADH2为相同材料成分。但不限于此，例如，也可以使构成导电性粘接材料ADH1的材料和构成导电性粘接材料ADH2的材料由不同材料成分构成。
[0161]<实施方式1的半导体器件的特征>
[0162]接着，说明本实施方式1的半导体器件PAC1的特征点。在图14的(a)中，本实施方式1的特征点在于:在封固体MR的内部设有支承部SPU，由该支承部SPU支承夹具CLP。具体而言，如图14的(a)所示，以夹着半导体芯片CHP1及半导体芯片CHP2的方式设置一对支承部SPU，一对支承部SPU分别沿与引线LD1及引线LD2的突出方向平行的y方向延伸。并且，在本实施方式1中，夹具CLP由将引线LD1、半导体芯片CHP1和半导体芯片CHP2连接的主体部BDU ;与主体部BDU连接、且沿X方向延伸的一对延伸部EXU构成。也就是说，夹具CLP具有主体部BDU和与主体部BDU相连的延伸部EXU。此时，如图14的(a)所示，一对延伸部EXU分别搭载于一对支承部SPU的各支承部上，由此，夹具CLP被一对支承部SPU支承。S卩，在本实施方式1中，夹具CLP搭载于引线LD1上(1点)和一对支承部SPU上(2点)，夹具CLP被这些部件的3点支承。换种说法，在俯视下，配置成夹具CLP的延伸部EXU的一部分与支承部SPU重叠。
[0163]因而，在本实施方式1的半导体器件PAC1中，能够将施加于半导体芯片CHP1及半导体芯片CHP2上的夹具CLP的自重分散。也就是说，根据本实施方式1，夹具CLP不仅配置在半导体芯片CHP1上及半导体芯片CHP2上，也配置在一对支承部SPU上，因此夹具CLP的自重也被分散于一对支承部SPU。这意味着与不设置一对支承部SPU的情况相比，能够减轻施加于半导体芯片CHP1及半导体芯片CHP2的载荷，由此，能够抑制由夹具CLP的自重导致的对半导体芯片CHP1及半导体芯片CHP2的损伤。例如，由于夹具CLP的自重，有时在半导体芯片CHP1及半导体芯片CHP2发生相当程度的变形，认为会对内部形成的元件结构带来不良影响。对于此，根据本实施方式1，通过夹具CLP的3点支承结构来分散夹具CLP的自重，因此能够降低对半导体芯片CHP1及半导体芯片CHP2的不良影响。由此，根据本实施方式1，能够提高半导体器件PAC1的可靠性。
[0164]而且，根据作为本实施方式1的特征点的夹具CLP的3点支承结构，还能得到以下所示的优点。例如，一对支承部SPU与引线LD1及引线LD2相同，由导热率高的铜材料构成。结果，在半导体芯片CHP1及半导体芯片CHP2产生的热传递到夹具CLP，但由于该夹具CLP为3点支承结构，因此热不仅释放到与夹具CLP连接的引线LD1，也从夹具CLP的延伸部EXU经由一对支承部SPU而散热。也就是说，根据采用了夹具CLP的3点支承结构的本实施方式1的半导体器件PAC1，能够将在半导体芯片CHP1及半导体芯片CHP2产生的热高效率地释放。这意味着根据本实施方式1的半导体器件PAC1，能够降低热失控的潜在风险，由此也能提高半导体器件PAC1的可靠性。例如，在图14的(a)中示出了在y方向的半导体芯片CHP1与半导体芯片CHP2之间的位置，配置有从夹具CLP的主体部BDU沿x方向延伸的延伸部EXU的例子。但考虑到来自形成有IGBT的半导体芯片CHP1的发热量多，从将从半导体芯片CHP1产生的热高效率地释放这一观点考虑，例如能够使夹具CLP的延伸部EXU的配置位置偏向半导体芯片CHP1侧。在该情况下，能够高效率地将从发热量多的半导体芯片CHP1产生的热，从夹具CLP的一对延伸部EXU向一对支承部SPU释放，因此能够实现半导体器件PAC1的可靠性进一步提高。
[0165]如上所述，从提高半导体器件PAC1的散热效率的观点考虑，与在半导体芯片CHP1与半导体芯片CHP2之间的位置配置延伸部EXU的结构相比，认为优选是将延伸部EXU的配置位置以与形成于半导体芯片CHP1表面的发射电极焊盘EP重叠的方式向半导体芯片CHP1侧偏移的结构。
[0166]另一方面，从抑制向半导体器件PAC1内部的水分浸入的观点考虑，与将延伸部EXU的配置位置配置成与形成在半导体芯片CHP1表面的发射电极焊盘EP重叠的结构相比，在半导体芯片CHP1与半导体芯片CHP2之间的位置配置延伸部EXU的结构具有优先性。以下，说明这一点。
[0167]如图14的(a)所示，在本实施方式1的半导体器件PAC1中，支承部SPU的端部从封固体MR的第一侧面(边S1)和第二侧面(边S2)露出。由此，在本实施方式1中，存在水分经由露出的支承部SPU的端部，从半导体器件PAC1的外部向内部浸入的潜在风险。
[0168]但是，如图14的(a)所示，在本实施方式1的半导体器件PAC1中，支承部SPU和夹具CLP的延伸部EXU分别独立构成(第一点)。而且，支承部SPU的延伸方向(y方向)与夹具CLP的延伸部EXU的延伸方向(X方向)正交，由此从露出的支承部SPU的端部到半导体芯片CHP1 (半导体芯片CHP2)的距离变长(第二点)。因而，首先，根据第一点，在水分的浸入路径，由支承部SPU和夹具CLP的延伸部EXU的接合部分形成层差障壁。并且，根据第二点，直到半导体芯片CHP1或半导体芯片CHP2的水分浸入路径变长。结果，根据上述的第一点和第二点，在本实施方式1的半导体器件PAC1中，能够充分抑制从半导体器件PAC1的外部浸入的水分到达半导体芯片CHP1、半导体芯片CHP2。
[0169]而且，在半导体芯片CHP1与半导体芯片CHP2之间的位置配置延伸部EXU的结构中，即使水分浸入到夹具CLP的延伸部EXU，在俯视下，延伸部EXU不与半导体芯片CHP1及半导体芯片CHP2重叠。因此，也能降低浸入的水分到达形成于半导体芯片CHP1表面的发射电极焊盘EP、形成于半导体芯片CHP2表面的阳极电极焊盘ADP的潜在风险(第三点)。
[0170]因而，在半导体芯片CHP1与半导体芯片CHP2之间的位置配置延伸部EXU的结构中，除了上述的第一点和第二点之外，还能得到基于第三点的优点。因此，尤其在半导体芯片CHP1与半导体芯片CHP2之间的位置配置延伸部EXU的结构中，能够有效抑制因水分从半导体器件PAC1的外部向内部浸入而导致的电极焊盘的腐蚀。即，从抑制因浸入到半导体芯片CHP1、半导体芯片CHP2的水分导致的半导体器件PAC1的可靠性降低的观点考虑，在半导体芯片CHP1与半导体芯片CHP2之间的位置配置延伸部EXU的结构具有优先性。
[0171]需要说明的是，如图14的(a)所示，在本实施方式1的半导体器件PAC1中，在俯视下，支承部SPU与延伸部EXU重叠的区域内包于封固体MR。并且，支承部SPU与延伸部EXU的连接结构如以下这样。
[0172]图14的(b)是在图14的(a)的A — A线剖切而成的剖视图。如图14的(b)所示，在夹具CLP设有突起部PJU，该突起部PJU抵接于支承部SPU的侧面。并且，夹具CLP在使突起部PJU抵接于支承部SPU的侧面(内侧面)的状态下，搭载于支承部SPU上。由此，根据本实施方式1的半导体器件PAC1，通过使突起部PJU抵接于支承部SPU的侧面，能够固定夹具CLP的位置，而且通过在支承部SPU上搭载夹具CLP，能够由支承部SPU支承夹具 CLP ο
[0173]<实施方式1的半导体器件的制造方法>
[0174]接着，参照【附图说明】本实施方式1的半导体器件的制造方法。
[0175]1.芯片搭载部的准备工序
[0176]首先，如图15所示，准备芯片搭载部TAB。该芯片搭载部TAB例如为矩形形状，由以铜为主成分的材料构成。
[0177]2.芯片搭载工序
[0178]接着，如图16所示，在芯片搭载部TAB上，例如形成导电性粘接材料ADH1。导电性粘接材料ADH1可以使用例如银糊剂、高熔点焊锡。接着，如图17所示，在芯片搭载部TAB上搭载形成有IGBT的半导体芯片CHP1和形成有二极管的半导体芯片CHP2。
[0179]在此，在形成有二极管的半导体芯片CHP2，配置成形成于半导体芯片CHP2背面的阴极电极焊盘经由导电性粘接材料ADH1与芯片搭载部TAB接触。结果，形成于半导体芯片CHP2表面的阳极电极焊盘ADP变得朝向上方。
[0180]另一方面，在形成有IGBT的半导体芯片CHP1，配置成形成于半导体芯片CHP1背面的集电极焊盘经由导电性粘接材料ADH1与芯片搭载部TAB接触。由此，半导体芯片CHP2的阴极电极焊盘和半导体芯片CHP1的集电极焊盘经由芯片搭载部TAB而电连接。此外，形成于半导体芯片CHP1表面的发射电极焊盘EP及多个电极焊盘(多个信号电极焊盘)变得朝向上方。
[0181]需要说明的是，形成有IGBT的半导体芯片CHP1和形成有二极管的半导体芯片CHP2的搭载顺序可以是半导体芯片CHP1在前、半导体芯片CHP2在后，也可以是半导体芯片CHP2在前、半导体芯片CHP1在后。
[0182]其后，在导电性粘接材料ADH1为银糊剂时，实施加热处理(烘烤处理)。
[0183]3.引线框架配置工序
[0184]接着，如图18所示，准备引线框架LF。在此，如图18所示，芯片搭载部TAB的厚度变得比引线框架LF的厚度更厚。此外，在引线框架LF形成有多个引线LD1、多个引线LD2和作为一对支承部SPU发挥作用的悬吊部HL。需要说明的是，在该悬吊部HL形成有弯折部BEU，并形成有切缺部NTU。
[0185]其后，如图18所示，在搭载有半导体芯片CHP1及半导体芯片CHP2的芯片搭载部TAB的上方，配置引线框架LF。此时，形成有IGBT的半导体芯片CHP1配置在接近引线LD2的位置，形成有二极管的半导体芯片CHP2配置在接近引线LD1的位置。也就是说，在俯视下，以夹在引线LD1与半导体芯片CHP1之间的方式搭载半导体芯片CHP2，以夹在引线LD2与半导体芯片