一种静电保护触发电路的制作方法与工艺

技术特征：
1.一种静电保护触发电路，其特征是：由第一开关电路、第二开关电路、第一PMOS管、第二PMOS管和第一NMOS管组成；第一PMOS管和第二PMOS管的源极接静电进入端,第一PMOS管的栅极接地，第一PMOS管的漏极与第一开关电路的输出端、第二PMOS管的栅极和第一NMOS管的栅极相连；第一开关电路的输入端、第一NMOS管的源极和第二开关电路的输出端均接地；第一NMOS管的漏极、第二PMOS管的漏极与第二开关电路的输入端相连；静电来临时，第一开关电路发生击穿，该静电保护触发电路输出端电压不高于第二开关电路正向导通电压。2.如权利要求1所述的静电保护触发电路，其特征是：第一开关电路、第二开关电路分别是由至少2个串联的二极管构成的二极管串，各二极管串中第一二极管的阴极分别作为第一开关电路、第二开关电路的输出端，各二极管串中最末一个二极管的阳极分别作为第一开关电路、第二开关电路的输入端，各二极管串中第N个二极管阴极接第N-1个二极管的阳极，第N个二极管阳极接第N+1个二极管的阴极，N≥2。3.如权利要求1所述的静电保护触发电路，其特征是：第一开关电路、第二开关电路是由至少2个源栅极短接的PMOS管串联构成的PMOS管串，各PMOS管串中第一个PMOS管源栅极短接端作为第一开关电路、第二开关电路的输出端，各PMOS管串中最末一个PMOS管的漏极作为第一开关电路、第二开关电路的输入端，各PMOS管串中第N个PMOS管源栅极短接端连接第N-1个PMOS管的漏极，第N个PMOS管的漏极接第N+1个PMOS管的源栅极短接端，N≥2。