，将所有的补偿码VC0DE〈0:n>输出至低电平。
[0048]如果所有的补偿码VC0DE〈0:n>被输出至低电平，则补偿单元400的所有晶体管420都关断并且中断它们的操作。
[0049]测试模式信号TM可以用作中断补偿单元400的功能的信号。补偿单元400的功能可以通过如上所述的激活测试模式信号TM来中断。图3还图示了半导体装置的外部。
[0050]参照图3，码发生器500配置成包括第一码发生部510、第二码发生部520和第三码发生部530。
[0051]第一码发生部510可以配置成对通过对下拉驱动器300的输出电压进行复制所获取的第一复制电压Vl与第一参考电压VREFVOH1进行比较。另外，第一码发生部510可以产生下拉码PDC0DE〈0:n>。
[0052]第一码发生部510可以配置成包括复制下拉驱动器511、比较器512和码发生部件513。
[0053]复制下拉驱动器511为通过对下拉驱动器300进行复制所配置的电路。
[0054]复制下拉驱动器511可以电耦接在外部电阻器耦接端700与接地端VSSQ之间。
[0055]外部系统的外部电阻器RZQ可以电耦接至外部电阻器耦接端700。
[0056]复制下拉驱动器511根据下拉码roC0DE〈0:n>在阻抗方面是可变的。复制下拉驱动器还根据可改变的阻抗，控制第一复制电压Vl的电平。
[0057]比较器512可以配置成比较第一复制电压Vl与第一参考电压VREFVOH1，并且输出比较结果。
[0058]第一参考电压VREFVOH1为与功率供应端VDDQ的电压电平成比例的值。功率供应端VDDQ的电压电平例如可以为VDDQ/2、VDDQ/3等等。
[0059]码发生部件513可以配置成响应于比较器512的输出来控制下拉码roC0DE〈0:n>的值。
[0060]当第一复制电压Vl与第一参考电压VREFVOH1具有基本相同的值时，结束第一阻抗控制操作，更具体地是结束复制下拉驱动器511、比较器512和码发生部件513的联合操作。
[0061]第二码发生部520可以配置成对通过下拉驱动器300与上拉驱动器200之间的中间节点的电压进行复制所获取的第二复制电压V2与第二参考电压VREFVOH2进行比较。第二码发生部可以产生上拉码PUC0DE〈0:n>。
[0062]第二码发生部520可以配置成包括复制上拉驱动器521、复制下拉驱动器522、比较器523和码发生部件524。
[0063]复制上拉驱动器521为通过对上拉驱动器200进行复制所配置的电路。
[0064]复制下拉驱动器522为通过对下拉驱动器300进行复制所配置的电路。
[0065]复制上拉驱动器521和复制下拉驱动器522可以电耦接在功率供应端VDDQ与接地端VSSQ之间。
[0066]复制下拉驱动器522处于在其中由第一阻抗控制操作完成阻抗控制的状态。结果，使下拉码roC0DE〈0:n>的值固定。
[0067]根据上拉码PUC0DE〈0:n>，复制上拉驱动器521在阻抗方面是可变的。复制上拉驱动器521还通过与复制下拉驱动器522的联合操作控制第二复制电压V2的电平。
[0068]比较器523可以配置成比较第二复制电压V2与第二参考电压VREFVOH2，并且输出比较结果。
[0069]第二参考电压VREFVOH2可以为与功率供应端VDDQ的电压电平成比例的值。功率供应端VDDQ的电压电平例如可以为VDDQ/2、VDDQ/3等等。
[0070]码发生部件524可以配置成响应于比较器523的输出来控制上拉码PUC0DE〈0:n>的值。
[0071]当第二复制电压V2和第二参考电压VREFVOH2具有基本相同的值时，结束第二阻抗控制操作，更具体地是结束复制上拉驱动器521、复制下拉驱动器522、比较器523和码发生部件524的联合操作。
[0072]第三码发生部530可以配置成对通过对上拉驱动器200与补偿单元400之间的中间节点的电压进行复制所获取的第三复制电压V3与第三参考电压VREFVOH3进行比较。第三码发生部530还可以产生补偿码VC0DE〈0:n>。
[0073]第三码发生部530可以配置成包括复制上拉驱动器531、复制补偿部件532、比较器533和码发生部件534。
[0074]复制上拉驱动器531为通过对上拉驱动器200进行复制所配置的电路。
[0075]复制上拉驱动器531和复制补偿部件532可以电耦接在功率供应端VDDQ与接地端VSSQ之间。
[0076]复制上拉驱动器531处于在其中由第二阻抗控制操作完成阻抗控制的状态。因此，使上拉码PUC0DE〈0:n>的值固定。
[0077]根据补偿码VC0DE〈0:n>，复制补偿部件532在阻抗方面是可变的。通过与复制上拉驱动器531的联合操作，复制补偿部分532也可以控制第三复制电压V3的电平。
[0078]比较器533可以配置成比较第三复制电压V3与第三参考电压VREFVOH3，并且输出比较结果。
[0079]第三参考电压VREFVOH3可以变成与根据非终结模式所设定的输出电压VOH的电平相同的电平，或者更具体地是根据外部系统的电阻器未电耦接至输出端30的情况所设定的输出电压VOH的电平相同的电平。
[0080]码发生部件534可以配置成响应于比较器533的输出来控制补偿码VC0DE〈0:n>的值。
[0081]当第三复制电压V3与第三参考电压VREFVOH3具有基本相同的值时，结束第三阻抗控制操作，更具体地是复制上拉驱动器531、复制补偿部件532、比较器533和码发生部件534的联结操作。
[0082]根据半导体装置的操作条件，诸如终结模式或非终结模式，第一参考电压VREFVOH1至第三参考电压VREFVOH3可以具有相同的值或不同的值。
[0083]如上所述，由于利用固定的上拉码PUC0DE〈0:n>来执行第三阻抗控制操作，所以复制补偿部件532的阻抗可以根据第三参考电压VREFVOH3来变化。
[0084]复制补偿部件532和复制上拉驱动器531是通过对补偿单元400和上拉驱动器200进行复制所配置的电路。
[0085]已经通过第一阻抗控制操作至第三阻抗控制操作完全控制的上拉码PUC0DE〈0:n>、下拉码PDC0DE〈0:n>和补偿码VC0DE〈0:n>还被分别提供至上拉驱动器200、下拉驱动器300和补偿单元400。
[0086]在由于外部操作条件或内部操作条件的变化的原因，或者由于设计改变的原因有必要控制输出端30的输出电压VOH的电平的情况下，可以控制第三参考电压VREFV0H3与输出电压VOH电平的改变量一致。
[0087]如果控制了第三参考电压VREFV0H3，则通过第三阻抗控制操作来控制补偿码VC0DE<0:n> 的值。
[0088]因此，控制流过补偿单元400的电流量与输出电压VOH的电平改变一致。
[0089]结果，由于补偿单元400控制从输出端30流至接地端VSSQ的电流量，以确认输出电压VOH的电平变化，所以结果可以把输出电压VOH的电平恒定地维持在目标电平。即使输出电压VOH的目标电平被改变，对应的电平依然可以得到恒定地维持。
[0090]参照图4，系统1000可以包括一个或更多个处理器1100。处理器1100可以单独使用或与其他处理器结合使用。芯片组1150可以电耦接至处理器1100，芯片组1150是处理器1100与系统1000的其他组件之间的信号的通信通路。其他组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动器控制器1300。根据系统1000的配置，许多不同信号中的任何信号都可以通过芯片组1150传输。
[0091]存储器控制器1200可以电耦接至芯片组1150。存储器控制器1200可以通过芯片组1150接收从处理器1100提供的请求。存储器控制器1200可以电耦接至一个或更多个存储设备1350。存储设备1350可以包括上面描述的半导体装置的数据输出电路100。
[0092]芯片组1150也可以电耦接至I/O总线1250，I/O总线1250可以当作从芯片组1150至I/o设备1410、1420和1430的信号的通信通路。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以利用许多通信协议中的任何通信协议，与I/O设备1410、1420和1430通信。
[0093]盘驱动器控制器1300也可以电耦接至芯片组1150。盘驱动器控制器1300可以当作芯片组1150与一个或更多个内部盘驱动器1450之间的通信通路。此外，盘驱动器控制器1300和内部盘驱动器1450可以实际上使用包括所有关于I/O总线1250所提及的那些在内的任何类型的通信协议，彼此通信或与芯片组1150通信。
[0094]虽然上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅仅是举例说明。因此，基于所描述的实施例不应当限制所描述的半导体装置的数据输出电路。确切地，所描述的半导体装置的数据输出电路应当仅根据随后结合上面描述和附图所作出的权利要求来限制。
[0095]通过本发明的实施例可以看出