极管Q7的发射极相连接、另一端外接-4V电压的电阻R16，与电阻R16相并联的电容C10，以及N极与三极管Q5的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端与功率放大器P2的正极输入端相连接，功率放大器P3的输出端与驱动芯片M的VCC管脚相连接，三极管Q7的集电极与驱动芯片M的INP管脚相连接，而功率放大器Pl的正极输入端和功率放大器P2的负极输入端则均与开关电流源相连接。
[0009]进一步地，所述变压器T的原边线圈的同名端与电容C4和电容C5的连接点相连接，其非同名端则与晶体管Q4的发射极相连接后接地；同时，晶体管Q4的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
[0010]所述的开关电流源由晶体管Q1，晶体管Q2，晶体管Q3，直流电源S，串接在晶体管Ql的集电极与晶体管Q2的集电极之间的电阻R1，串接在晶体管Ql的发射极与直流电源S的负极之间的RC滤波电路，串接在晶体管Ql的基极与直流电源S的负极之间的电阻R2，与直流电源S相并联的电阻R5，串接在晶体管Q3的发射极与直流电源S的负极之间的电阻R6，串接在晶体管Q3的集电极与晶体管Q2的集电极之间的电阻R4，以及正极与晶体管Q2的集电极相连接、负极与直流电源S的负极相连接的极性电容C2组成；所述晶体管Q2的基极还与晶体管Ql的集电极相连接，而晶体管Q3的基极则分别与晶体管Q2的发射极和直流电源S的正极相连接；所述极性电容C2的正极与功率放大器Pl的正极输入端相连接，其负极则与功率放大器P2的负极输入端相连接；所述功率放大器P4的正极输入端则与直流电源S的负极相连接。
[0011]为确保本发明的使用效果，所述驱动芯片M优先采用LTC4440A集成芯片来实现。
[0012]本发明较现有技术相比，具有以下优点及有益效果:
[0013](I)本发明不仅具有短路保护、过压保护及开路保护的功能，而且其功耗较低，其启动时间仅为传统栅极驱动电路启动时间的1/4。
[0014](2)本发明设有自带的开关电流源，因此能有效的避免外部电磁干扰，同时，能显著的降低电流噪音。
[0015](3)本发明设有开关功率放大电路，因此能确保输入驱动芯片M中的功率信号不会产生衰减，进而确保整体的性能稳定。
[0016](4)本发明设置有双滤波放大电路，能够更好的对电路中的杂波信号进行过滤，并对其进行放大，进一步提高了产品的精准性与适用范围。
【附图说明】
[0017]图1为本发明的整体结构示意图。
[0018]图2为本发明的逻辑保护射极耦合式放大电路结构示意图。
[0019]图3为本发明的双滤波放大电路的电路图。
[0020]附图标记说明:
[0021]10、双滤波放大电路；20、逻辑保护射极耦合式放大电路。
【具体实施方式】
[0022]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0023]实施例
[0024]如图1所示，本发明由晶体管Q4、变压器T、驱动芯片M、开关电流源、二极管D1、电容C3、电阻R7、电容C4、电容C5、开关功率放大电路、光束激发式逻辑放大电路、双滤波放大电路10以及逻辑保护射极耦合式放大电路20组成。
[0025]其中，该光束激发式逻辑放大电路主要由功率放大器P4，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P的正极输入端相连接、正极经光二极管D3后接地的极性电容C11，一端与极性电容Cll的正极相连接、另一端经二极管D4后接地的电阻R17，正极与电阻R17和二极管D4的连接点相连接、负极接地的极性电容C13，一端与与非门ICl的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R18，串接在功率放大器P4的负极输入端与输出端之间的电阻R19，一端与与非门ICl的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R20，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C12，以及一端与极性电容C13的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R21组成。
[0026]如图3所示，所述双滤波放大电路10由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，运算放大器P103，电阻R101，电阻R102，电阻R103，电阻R104，电阻R105，电阻R106，电阻R107，电阻R108，电阻R109，电阻R110，电阻R111,电阻R112，电阻R113，电Pl Rl 14,电阻R115，电阻R116，电阻R117，电阻R118，电容C101，电容C102，电容C103，电容C104，电容C105，电容C106，电容C107，电容C108，电容C109，电容C110，二极管D101，二极管D102，二极管D103组成。
[0027]连接时，电阻RlOl的一端作为输入端、另一端与三极管VT107的基极相连接，电容ClOl与电阻RlOl并联，电阻R103的一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接，电阻R102的一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接，电容C104的正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接，电阻R114串接在三极管VTlOl的基极与发射极之间，电阻R113的一端接地、另一端与三极管VT102的基极相连接，二极管DlOl的P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接，二极管D103的P极经二极管D102后与二极管DlOl的N极相连接、N极与三极管VT106的基极相连接，电阻Rlll串接在三极管VT106的基极与集电极之间，电阻Rl 12的一端接地、另一端与三极管VT104的发射极相连接，电容C105的负极接地、正极经电阻R106后与电容C104的正极相连接，电阻R108的一端与电容C105的正极相连接、另一端与运算放大器PlOl的负输入端相连接，电阻R107的一端与电容C105的正极相连接、另一端与运算放大器PlOl的输出端相连接，电容C106的串接在运算放大器PlOl的负输入端与输出端之间，电容C108的负极接地、正极与运算放大器P102的正输入端相连接，电容C107的负极经电阻R109后与运算放大器PlOl的输出端相连接、正极与运算放大器P102的负输入端相连接，电阻RllO的一端与电容C107的负极相连接、另一端与电容C108的正极相连接，电容C102的负极与三极管VT107的基极相连接、正极经电阻Rl 15后与三极管VT104的发射极相连接，电容C109的负极接地、正极经电阻R116后与电阻R102和电阻R104的连接点相连接，电阻R118的一端与电容C109的正极相连接、另一端与运算放大器P103的负输入端相连接，电阻Rl 17的一端与电容C109的正极相连接、另一端与运算放大器P103的正输入端相连接，电容CllO串接在运算放大器P103的负输入端与输出端之间；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VTlOl的发射极、三极管VT103的集电极和三极管VT104的集电极均与运算放大器P103的输出端相连接，运算放大器P103的正输入端接地，三极管VTlOl的基极与三极管VT102的发射极相连接，三极管VTlOl的集电极与三极管VT102的基极相连接，三极管VT102的集电极与三极管VT103的基极相连接，三极管VT103的发射极与三极管VT104的基极相连接，三极管VT104的发射极与三极管VT105的发射极相连接，三极管VT105的基极与三极管VT106的发射极相连接，运算放大器PlOl的正输入端接地，电容C107的正极还同时与运算放大器P102的输出端以及二极管DlOl的N极相连接，所述三极管VT104的发射极作为输出端且与驱动芯片M的TD管脚相连接。
[0028]所述与非门ICl的正极输入端与功率放大器P4的负极输入端相连接，其输出端与与非门IC2的正极输入端相连接；与非门IC3的正极输入端与功率放大器P4的输出端相连接。
[0029]所述开关电流源的输出端需要与开关功率放大电路的输