r>[0064]图2是根据一个以下示例的示意性时序图:N = 4，M = L = 3并且K = I。最上面的信号201示出了时钟信号(CLK)，其具有如时间周期231、232、233、234所表示的时钟信号周期P。接下来的1 = 3个信号211、212、213示出了为时钟信号的时移拷贝的时序信号(T_l、T_2、Τ_3)。例如T_1与T_2之间的时移与数字输出信号的采样周期1/R对应。
[0065]最下面的N = 4 个信号 221、222、223、224 示出了组成 ADC(ADC_1、ADC_2、ADC_3、ADC_4)的设定。每个组成ADC的处理速率与时钟信号周期P对应，并且该列组成ADC每时钟信号周期被激活一次。
[0066]在第一激活(周期231)中，ADC_1被设定至测量模式(仅出于说明性目的由高信号值表示)，并且如从信号211至信号221的虚线箭头所示通过T_1对ADC_1进行时钟控制。在同一激活期间，ADC_2、ADC_3和ADC_4被设定至数字化模式(仅出于说明性目的由低信号值表示)。如从信号211至信号222的虚线箭头所示通过T_1对ADC_2进行时钟控制，如从信号212至信号223的虚线箭头所示通过T_2对ADC_3进行时钟控制，并且如从信号213至信号224的虚线箭头所示通过T_3对ADC_4进行时钟控制。因此，ADC_2、ADC_3和ADC_4以正确的米样速率共同产生数字化的输出信号，同时ADC_1被表征。
[0067]在第二激活(周期232)中，ADC_2被设定至测量模式，并且通过T_2对ADC_2进行时钟控制，同时ADC_1、ADC_3和ADC_4被设定至数字化模式。通过T_1对ADC_1进行时钟控制，通过T_2对ADC_3进行时钟控制，并且通过T_3对ADC_4进行时钟控制。
[0068]在第三激活(周期233)中，ADC_3被设定至测量模式，并且通过T_3对ADC_3进行时钟控制，同时ADC_1、ADC_2和ADC_4被设定至数字化模式。通过T_1对ADC_1进行时钟控制，通过T_2对ADC_2进行时钟控制，并且通过T_3对ADC_4进行时钟控制。
[0069]在第四激活(周期234)中，ADC_4被设定至测量模式，并且通过T_3对ADC_4进行时钟控制，同时ADC_1、ADC_2和ADC_3被设定至数字化模式。通过T_1对ADC_1进行时钟控制，通过T_2对ADC_2进行时钟控制，并且通过T_3对ADC_3进行时钟控制。
[0070]图2的时序图可以用于说明以下TI ADC实现:已添加一个额外的或冗余的组成ADC来启动不完美测量。
[0071]图3是根据一个以下示例的示意性时序图:N = M = 4，L = 3并且K = I。最上面的信号301示出了时钟信号(CLK)，其具有如时间周期341、342、343所表示的时钟信号周期P。接下来的M = 4个信号311、312、313、314示出了时钟信号的时移拷贝的时序信号(T_l、T_2、Τ_3、Τ_4)。例如T_1与T_2之间的时移与数字输出信号的采样周期1/R对应。
[0072]最下面的N = 4 个信号 321、322、323、324 示出了组成 ADC(ADC_1、ADC_2、ADC_3、ADC_4)的设定。每个组成ADC的处理速率高于时钟信号速率1/P，并且如激活周期331、332、333,334所示，该列组成ADC每时钟信号周期被激活多于一次。
[0073]在第一激活(周期331)中，ADC_1被设定至测量模式(仅出于说明性目的由高信号值表示)，并且如从信号311至信号321的虚线箭头所示通过T_1对ADC_1进行时钟控制。在同一激活期间，ADC_2、ADC_3和ADC_4被设定至数字化模式(仅出于说明性目的由低信号值表示)。如从信号311至信号322的虚线箭头所示通过T_1对ADC_2进行时钟控制，如从信号312至信号323的虚线箭头所示通过T_2对ADC_3进行时钟控制，并且如从信号313至信号324的虚线箭头所示通过T_3对ADC_4进行时钟控制。
[0074]在第二激活(周期332)中，ADC_2被设定至测量模式，并且通过T_1对ADC_2进行时钟控制，同时ADC_1、ADC_3和ADC_4被设定至数字化模式。通过T_4对ADC_1进行时钟控制，通过T_1对ADC_3进行时钟控制，并且通过T_2对ADC_4进行时钟控制。
[0075]在第三激活(周期333)中，ADC_3被设定至测量模式，并且通过T_1对ADC_3进行时钟控制，同时ADC_1、ADC_2和ADC_4被设定至数字化模式。通过T_3对ADC_1进行时钟控制，通过T_4对ADC_2进行时钟控制，并且通过T_1对ADC_4进行时钟控制。
[0076]在第四激活(周期334)中，ADC_4被设定至测量模式，并且通过T_4对ADC_4进行时钟控制，同时ADC_1、ADC_2和ADC_3被设定至数字化模式。通过T_2对ADC_1进行时钟控制，通过T_3对ADC_2进行时钟控制，并且通过T_4对ADC_3进行时钟控制。
[0077]图3的时序图可以用于说明以下TI ADC实现:未添加额外的或冗余的组成ADC，并且在较高频率处对组成ADC进行时钟控制来启动不完美测量(例如，在时域上实现冗余)。
[0078]图4是根据一个以下示例的示意性时序图:N = M = 4，L = 2并且K = 2。最上面的信号401示出了时钟信号(CLK)，其具有如时间周期441、442、443所表示的时钟信号周期Po接下来的1 = 4个信号411、412、413、414示出了时钟信号的时移拷贝的时序信号(T_l、Τ_2、Τ_3、Τ_4)。在例如T_1与T_2之间的时移与数字输出信号的采样周期1/R对应。
[0079]最下面的N = 4 个信号 421、422、423、424 示出了组成 ADC(ADC_1、ADC_2、ADC_3、ADC_4)的设定。每个组成ADC的处理速率是时钟信号速率l/Ρ的两倍，并且如激活周期431、432、433、434、435、436所示，该列组成ADC每时钟信号周期被激活两次。
[0080]在第一激活(周期431)中，ADC_1和ADC_2被设定至测量模式并且分别通过T_1和T_2对ADC_1和ADC_2进行时钟控制，同时ADC_3和ADC_4被设定至数字化模式并且分别通过T_1和T_2对ADC_3和ADC_4进行时钟控制。
[0081 ] 在第二激活(周期432)中，ADC_3和ADC_4被设定至测量模式并且分别通过T_3和Τ_4对ADC_3和ADC_4进行时钟控制，同时ADC_1和ADC_2被设定至数字化模式，并且分别通过T_3和Τ_4对ADC_1和ADC_2进行时钟控制。
[0082]在第三激活(周期433)中，ADC_1和ADC_2被设定至测量模式并且分别通过T_1和T_2对ADC_1和ADC_2进行时钟控制，同时ADC_3和ADC_4被设定至数字化模式并且分别通过T_1和T_2对ADC_3和ADC_4进行时钟控制，等等。
[0083]图4的时序图还可以用于说明以下TI ADC实现:未添加额外的或冗余的组成ADC，并且在较高频率处对组成ADC进行时钟控制来启动不完美测量。
[0084]在(如图2至图4的示例所示的)更一般的情况下，时钟周期P通常根据PR = M与时钟信号M的数目和采样速率R有关，同时该列组成ADC的激活频率1/T根据TR = L =N-K与采样速率R以及该列中的组成ADC的数目(N)、第一组(K)和第二组(L)有关。通常，可以给出一个或更多个参数(例如R、N和T)，并且可以基于上面的约束条件来选择其它参数。
[0085]图5A是根据一些实施方式的示例时间交织(TI)ADC 500的示意图。TI ADC 500可以例如适于执行如图1所述且如图2至图4所举例说明的方法。
[0086]TI ADC 500 包括一列组成 ADC(ADC_1、ADC_2、...、ADC_N) 501、502、503。每个组成ADC可以包括任何合适的已知的或未来的ADC实现。例如，组成ADC 501、502、503每个可以包括逐次逼近ADC如在WO 2012/123578 Al和EP 0624289 BI中所描述的任何逐次逼近ADC。可以在每个组成ADC内部或外部实现采样保持电路(未示出)。
[0087]模拟输入信号(SIGN_IN)在输入端510处被输入至TI ADC 500，并且每个组成ADC的输入端处的输入开关531、532、533能够在模拟信号510与参考信号(在此被示为地信号电平521、522、523)之间进行切换以便进行干扰测量。每个组成ADC还被馈送参考信号(REF_CMP)以便在数字化处理中进行比较。该参考信号在输入端511处被输入至TIADC。
[0088]在每个组成ADC的输出端处提供输出开关541、542、543，并且输出开关541、542、543能够在中间组成数字输出信号路径547、548、549与不完美测量路径544、545、546之间进行切换。中间组成数字输出信