号路径547、548、549被输入至相应的补偿单元(C0MP_1、C0MP_2、…、C0MP_N) 551、552、553，所述相应的补偿单元551、552、553基于较早地经由相应的不完美测量路径544、545、546提供的不完美测量来补偿中间组成数字输出信号。
[0089]每个补偿单元可以与用于存储先前的(并且可能还更旧的)不完美测量结果和/或根据其推导的参数的存储器或寄存器相关联。存储器或寄存器可以位于补偿单元内部或外部，并且可以对每个补偿单元而言是特定的或者对几个或所有补偿单元而言是共同的。每个补偿单元还可以与用于根据不完美测量结果确定补偿参数的计算单元相关联。计算单元可以位于补偿单元内部或外部，并且可以对每个补偿单元而言是特定的以及/或者对几个或所有补偿单元而言是共同的。如图5A所示每个处理路径可以存在一个补偿单元，或者可以将补偿功能合并入用于所有处理路径的单个补偿单元。此外，与一个组成ADC相关联的补偿单元可以利用来自其它组成ADC的测量结果(例如，以该列组成ADC的平均值的形式)。
[0090]复用器(MUX)560适当地选择来自补偿单元的输出并且对其进行序列化以在TIADC 500的输出端(SIGN_0UT)570产生具有采样速率R的数字输出信号。
[0091]TI ADC 500还包括时序电路(HM_GEN) 590，该时序电路590通过对在输入端591处提供的周期为P的时钟信号(CLK)进行时移来生成M个时序信号。在其它实施方式中，时序电路可以以任何其它合适的(已知的或未来的)方式生成时序信号。
[0092]M个时序信号由控制器(CNTR) 580使用以对TI ADC 500的元件的操作进行控制。对于该列组成ADC的每个激活，控制器580将组成ADC划分成大小为K的第一组和大小为L的第二组，其中，L+K = No在上面已经详细说明了如何可以分组为第一组和第二组。
[0093]借助于控制信号581 (其可以每组成ADC包括一个控制信号连接)，控制器将第一组中的输入开关设定至参考值以便进行不完美测量，并且将第二组中的输入开关设定至模拟输入信号。
[0094]借助于控制信号583 (其还可以每组成ADC包括一个控制信号连接)，控制器将第一组中的输出开关设定至不完美测量路径，并且将第二组中的输出开关设定至中间组成数字输出信号路径。
[0095]每个组成ADC的开关的控制信号581和583通常每次该列的激活被激活一次，并且通常包括表示开关应当在哪个位置(或者是否应当改变开关位置)的两个可能的信号值(例如[0，I])中的一个信号值。在一些实施方式中，一组控制信号581和一组控制信号583被实现为一组控制信号而不是两组控制信号。
[0096]然后，控制器580通过经由控制信号582 (其通常可以每组成ADC包括一个控制信号连接)从时序电路590转发适当的时序信号对每个组成ADC进行时钟控制，其中，在上面已经详细说明了哪个时序信号会适合于哪个组成ADC的选择。
[0097]借助于控制信号584，控制器580控制复用器560按照适当的顺序(通常以与由控制信号582进行时钟控制的对应的组成ADC的顺序相同的顺序)来选择与第二组有关的补偿单元输出，以在TI ADC输出端570处产生数字输出信号。控制信号通常以采样速率R激活，并且通常包括表示选择哪个补偿单元输出的N个可能值(例如[1，2，...，《)中的一个值。
[0098]如图5A所示，可以通过操作在组成ADC的输入端处的开关将参考值输入至组成ADC0可替代地，如图5B所示，可以通过较早的处理步骤将参考值设定为组成ADC的输入。
[0099]图5B是根据一些实施方式的示例时间交织(TI)ADC 500b的示意图。TI ADC 500b可以例如适于执行如图1所述且如图2至图4所举例说明的方法。图5B示出了与图5A的TI ADC 500相比在处理链中较早地提供了参考值的TI ADC 500b。与图5A的对应特征相同或相似的图5B的特征用相同的附图标记来表示，并且将不再对其进行详细描述。事实上，已从图5B省略了图5A的一些特征(在该列组成ADC之后的那些特征)。
[0100]TI ADC 500b 包括一列组成 ADC(ADC_1、ADC_2、...、ADC_N) 501、502、503，且每个组成ADC被馈送参考信号(REF_CMP)以便在数字化处理中进行比较。该参考信号在输入端511处被输入至TI ADC 500bο
[0101]模拟输入信号(SIGN_IN)在510b处被输入，并且被缓存在N个并行缓冲器571、572,573中(例如，以由时钟控制信号577适当地进行时钟控制的多个采样保持单元的形式)。
[0102]每个缓冲器的输出端处的选择开关531b、532b、533b能够在相应的缓冲信号与参考信号(在此，被示为地信号电平521b、522b、523b)之间进行切换以便进行干扰测量。因此，在每个时间点处，相应的进一步处理步骤(PR0C_1、PR0C_2.....PR0C_N)574、575、576
接收缓存的模拟输入信号样本或者参考信号，并且将处理步骤的输出输入至相应的组成ADC 501、502、503。处理步骤574、575、576可以包括任何合适的信号处理单元(例如，放大、滤波等)。
[0103]TI ADC 500b还包括时序电路(HM_GEN) 590，该时序电路590通过对在输入端591处提供的周期为P的时钟信号(CLK)进行时移来生成M个时序信号。在其它实施方式中，时序电路可以以任何其它合适的(已知的或未来的)方式生成时序信号。
[0104]M个时序信号由控制器(CNTR) 580b使用以对TI ADC 500b的元件的操作进行控制。如上面详细说明的，对于该列组成ADC的每个激活，控制器580b将组成ADC划分成大小为K的第一组和大小为L的第二组。
[0105]借助于控制信号581b(其可以每组成ADC包括一个控制信号连接)，控制器将第一组中的选择开关设定至参考值以便进行不完美测量，并且将第二组中的选择开关设定至模拟输入信号。控制信号581b通常每次该列的激活被激活一次，并且通常包括表示开关应当在哪个位置(或者是否应当改变开关位置)的两个可能的信号值(例如[0，1])中的一个信号值。
[0106]然后，控制器580b通过经由控制信号582 (其通常可以每组成ADC包括一个控制信号连接)从时序电路590转发适当的时序信号对每个组成ADC进行时钟控制，其中，在上面已详细说明了哪个时序信号会适合于哪个组成ADC的选择。
[0107]借助于控制信号577，控制器580b对缓冲器571、572、573进行控制。例如，控制信号可以包括和适当地选择由控制器580b转发的来自时序电路590的时序信号。
[0108]图5A与图5B中所描述的功能单元(例如，控制器580、580b和时序电路590)当然可以具有根据其它实施方式的其它物理实现。
[0109]应当注意，可以在图和对应的文本中省略对相应的实施方式的描述而言并非极其重要的很多实现细节。例如，当组成ADC的时钟控制仅参考与开始有关的时钟控制事件时，已明确提及对新输入值(例如，模拟样本)的处理，同时组成ADC可以很好地接收或生成较高频率时钟控制信号(例如，时钟周期为1/R的采样时钟信号)以提供组成ADC处理单个输入值所需要的几个处理步骤的时钟控制。这种省略并不意在排除这样的特征的任何可能的存在。
[0110]所描述的实施方式及其等同可以以软件或硬件或其组合来实现。它们可以由与通信装置相关联或集成至通信装置的通用电路如数字信号处理器(DSP)、中央处理单元(CPU)、协处理器单元、现场可编程逻辑门阵列(FPGA)或其它可编程硬件，或者由诸如专用集成电路(ASIC)的专业电路来执行。在本公开内容的范围内设想了所有这样的形式。
[0111]实施方式可以出现在包括电路系统/逻辑或者执行根据任何实施方式的方法的电子设备内。电子设备可以例如是模拟前端、通信装置、多媒体装置、音频/视频记录器等。例如，视频处理器可以包括三个TI ADC(例如，诸如在图5A和图5B中描述的那些TI ADC)，每个通道(RGB——红、绿、蓝)一个TI ADC0
[0112]根据一些实施方式，计算机程序产品包括诸如例如如图6的⑶-ROM 600所示的磁盘或CD-ROM的计算机可读介质。计算机可读介质可以在其上已经存储有包括程序指令的计算机程序。计算机程序能够被加载至数据处理单元630中，数据处理单元630可以例如被包括装置610中。当被加载至数据处理单元630中时，计算机程序可以被存储在与数据处理单元630相关联或者集成至数据处理单元630的存储器620中。根据一些实施方式，计算机程序当被加载至数据处理单元中并且由数据处理单元运行时可以使数据处理单元执行根据例如图1所示的方法的方法步骤。
[0113]在本文中已经提及了各种实施方式。然而，本领域的技术人员会认识到仍然落入权利要求的范围内的对所描述的实施方式的大量变化。例如，本文所描述的方法实施方式通过按一定顺序执行的