Filter, AAF) 311，比较器312、计数器313及数字模拟转换器(DAC) 314。比较器312、计数器313及数字模拟转换器314均与时钟讯号CLK的端点耦接。经由多路复用取样保持电路310处理后的讯号将会被反锯齿滤波器311滤波，再透过计数器312整合与比较后输出至数字模拟转换器314。数字模拟转换器314将输出控制电压Vctrl以负反馈的方式控制环状振荡器的振荡频率。锁频回路210内的讯号带宽会被设定为足够小以避免时钟及数据恢复电路200内的注入锁频机制发生干扰。
[0042]图18描述了本发明另一实施例的时钟及数据恢复电路400的电路架构图。时钟及数据恢复电路400与时钟及数据恢复电路100的电路架构稍有不同，其差异之处为时钟及数据恢复电路400另包含延迟锁定回路(Delay Locked Loop) 410。延迟锁定回路410包含至少一个延迟校正电路411或412、边缘取样器413、二元相位侦测器(Bang-Bang PhaseDetector，BBPD)414及计数器415。延迟校正电路411耦接于倾斜补偿区块101，延迟校正电路412耦接于脉冲产生器103。延迟锁定回路410讯号带宽会被设定为足够小以避免时钟及数据恢复电路400内的注入锁频机制发生干扰，并且，延迟锁定回路410讯号频率会被设定为足够快以在电压及温度随时间的变动下，达到连续性地追踪出优化的取样点。
[0043]图19描述了图3的实施例中操作时钟及数据恢复电路100的方法的流程图。操作方法包含但不限定于以下步骤:
[0044]S601:注入锁定振荡器104产生恢复时钟讯号；
[0045]S602:脉冲产生器103根据输入数据DIN产生脉冲讯号，以控制注入锁定振荡器104 ；
[0046]S603:倾斜补偿区块101补偿输入数据DIN并产生补偿数据IND ;及
[0047]S604:取样器102根据恢复时钟讯号对补偿数据IND进行取样。
[0048]操作时钟及数据恢复电路100的方法另包含使用锁频回路210以注入锁定振荡器104的频率错误，或使用延迟锁定回路410搜寻出最佳取样点。锁频回路210能侦测注入锁定振荡器104与输入数据DIN之间的频率错误，其侦测方式为藉由取样保持电路310对环状振荡器的注入端点的电压频率进行取样，并依据环状振荡器的奇数周期或偶数周期，将取样电压储存于取样电容中。频率错误的信息随后会被输入至回路滤波器300中，并依此以负反馈的方式控制环状振荡器。
[0049]以上所述仅为本发明的较佳实施例，凡依本发明所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种时钟及数据恢复电路，其特征在于，包含: 一注入锁定振荡器，用于产生一恢复时钟讯号，该注入锁定振荡器包含: 一两级式环状振荡器；及 一注入开关，耦接于该两级式环状振荡器； 一脉冲产生器，耦接于该注入锁定振荡器，用于根据一数据输入讯号端的输入数据产生一脉冲讯号，以控制该注入锁定振荡器；及 一取样器，耦接于该数据输入讯号端及该注入锁定振荡器，用于根据该恢复时钟讯号进行数据取样。2.如权利要求1所述的时钟及数据恢复电路，其特征在于，另包含: 一倾斜补偿区块，耦接于该数据输入讯号端，用于补偿该输入数据并产生即将被该取样器取样的一补偿数据。3.如权利要求1所述的时钟及数据恢复电路，其特征在于，该两级式环状振荡器的操作频率为该输入数据的速率的一半。4.如权利要求1所述的时钟及数据恢复电路，其特征在于，另包含: 一锁频回路，耦接于该注入锁定振荡器，用于更正该注入锁定振荡器内的一频率错误。5.如权利要求4所述的时钟及数据恢复电路，其特征在于，该锁频回路包含: 一取样保持电路，耦接于该脉冲产生器及该注入锁定振荡器，用于由该注入锁定振荡器的一注入端点取样出一电压，并根据该注入锁定振荡器的一奇数周期或一偶数周期，将该电压储存于一保持电容内；及 一回路滤波器，耦接于该取样保持电路，用于接收来自该取样保持电路的该电压，并产生一控制电压以控制该注入锁定振荡器，该回路滤波器另用来控制该锁频回路的一讯号带宽，以使该锁频回路的该讯号带宽足够小而避免该时钟及数据恢复电路内的注入锁频机制发生干扰。6.如权利要求1所述的时钟及数据恢复电路，其特征在于，另包含: 一延迟锁定回路，耦接于该注入锁定振荡器，用于搜寻出该输入数据中的一优化取样占.V， 其中该延迟锁定回路的一讯号带宽被设定为足够小，以避免该时钟及数据恢复电路内的注入锁频机制发生干扰。7.如权利要求1所述的时钟及数据恢复电路，其特征在于，该两级式环状振荡器包含: 一第一级振荡器，包含: 一第一输入端； 一第二输入端； 一第一输出端；及 一第二输出端；及 一第二级振荡器，包含: 一第一输入端，親接于该第一级振荡器的该第一输出端； 一第二输入端，親接于该第一级振荡器的该第二输出端；.一第一输出端，親接于该第一级振荡器的该第二输入端；及 一第二输出端，親接于该第一级振荡器的该第一输入端。8.如权利要求7所述的时钟及数据恢复电路，其特征在于，该两级式环状振荡器中的该第一级振荡器另包含: 一第一延迟单元，包含: 一输入端，親接于该第一级振荡器的该第一输入端；及 一输出端，親接于该第一级振荡器的该第一输出端； 一第二延迟单元，包含: 一输入端，耦接于该第一级振荡器的该第二输入端；；及 一输出端，親接于该第一级振荡器的该第二输出端； 一第三延迟单元，包含: 一输入端，耦接于该第二延迟单元的该输出端；及 一输出端，耦接于该第一延迟单元的该输出端；及 一第四延迟单元，包含: 一输入端，耦接于该第一延迟单元的该输出端；及 一输出端，耦接于该第二延迟单元的该输出端。9.如权利要求7所述的时钟及数据恢复电路，其特征在于，该两级式环状振荡器中的该第二级振荡器另包含: 一第五延迟单元包含: 一输入端，耦接于该第二级振荡器的该第一输入端；及 一输出端，親接于该第二级振荡器的该第一输出端； 一第六延迟单元，包含: 一输入端，耦接于该第二级振荡器的该第二输入端；及 一输出端，耦接于该第二级振荡器的该第二输出端； 一第七延迟单元，包含: 一输入端，耦接于该第六延迟单元的该输出端；及 一输出端，耦接于该第五延迟单元的该输出端；及 一第八延迟单元，包含: 一输入端，耦接于该第五延迟单元的该输出端；及 一输出端，耦接于该第六延迟单元的该输出端。10.一种操作时钟及数据恢复方法，其特征在于，包含: 一注入锁定振荡器产生一恢复时钟讯号； 一脉冲产生器根据一输入数据产生一脉冲讯号，以控制该注入锁定振荡器； 及 一取样器根据该恢复时钟讯号进行数据取样。11.如权利要求10所述的时钟及数据恢复方法，其特征在于，另包含: 一倾斜补偿区块补偿该输入数据。12.如权利要求10所述的时钟及数据恢复方法，其特征在于，另包含: 一锁频回路更正该注入锁定振荡器内的一频率错误。13.如权利要求12所述的时钟及数据恢复方法，其特征在于，该锁频回路更正该注入锁定振荡器内的该频率错误包含: 一取样保持电路在一操作频率下由该注入锁定振荡器中取样一电压，并将该电压储存于一取样保持电路中的一保持电容内；及 一回路滤波器接收来自该取样保持电路的该电压，并产生一控制电压以控制该注入锁定振荡器。14.如权利要求10所述的时钟及数据恢复方法，其特征在于，另包含: 一延迟锁定回路搜寻出该输入数据中的一优化取样点；15.如权利要求14所述的时钟及数据恢复方法，其特征在于，该延迟锁定回路的操作频率低于该注入锁定振荡器的操作频率。
【专利摘要】本发明提供一种时钟及数据恢复电路及方法，其中该时钟及数据恢复电路包含取样器、倾斜补偿区块、脉冲产生器及注入锁定振荡器。注入锁定振荡器产生恢复时钟讯号，脉冲产生器根据输入数据产生脉冲讯号，以控制注入锁定振荡器，倾斜补偿区块补偿输入数据并产生补偿数据，取样器根据恢复时钟时钟讯号对输入数据进行取样。
【IPC分类】H03L7/099
【公开号】CN105099447
【申请号】CN201510130513
【发明人】刘学欣, 洪志谦, 林绍弘
【申请人】联发科技股份有限公司
【公开日】2015年11月25日
【申请日】2015年3月24日
【公告号】EP2933924A1, US20150270943