围的情况下，本文描述为被实现为两个或更多个单元的功能块可以被实现为单个单元。例如，图3的控制器350可以被实现成几个单元并且/或者图2A、图2B、图2C和图3的时序电路260、360可以实现为几个单元(例如，一个单元生成ADC时钟而一个单元生成M个时序信号)。为了提及其它示例，图2A和图3的时间对准器230a、330可以被实现为每处理路径一个单元。
[0133]因此，应当理解，所描述的实施方式的细节仅用于说明性目的并且绝不受限制。替代之，落入权利要求的范围内的所有变化意在被包括在其中。
【主权项】
1.一种操作用于将模拟输入信号转换成具有采样速率R的数字输出信号的时间交织模数转换器的方法，其中，所述时间交织模数转换器包括: 一列整数N个组成模数转换器，每个组成模数转换器具有模拟输入端和数字输出端； 整数N个采样保持单元，每个采样保持单元连接至所述N个组成模数转换器中相应的一个的模拟输入端；以及 时序电路，所述时序电路用于生成(120): 模数转换器操作时钟信号，所述模数转换器操作时钟信号的周期使得基于所述模数转换器操作时钟来操作的组成模数转换器能够在等于M/R的时间段期间对模拟信号样本进行数字化；以及 数目M个时序信号，每个时序信号的周期为M/R，其中，M小于或等于N ; 所述方法包括:针对(150)所述N个组成模数转换器中的数目M个组成模数转换器中的每一个，其中，所述M个组成模数转换器中的每一个与对应的采样保持单元相关联， 使用所述M个时序信号中相应的一个来对所述对应的采样保持单元进行时钟控制(160)以在所述组成模数转换器的模拟输入端处提供所述模拟输入信号的样本，其中，无时序信号被用来对所述采样保持单元中的两个或更多个进行时钟控制； 基于所述模数转换器操作时钟来操作(170)所述组成模数转换器以在所述组成模数转换器的数字输出端处提供数字信号；并且 基于所述M个时序信号中所述相应的一个来提供(180，190)所述组成模数转换器的数字输出端的所述数字信号的样本作为所述数字输出信号的样本。2.根据权利要求1所述的方法，其中，所述时间交织模数转换器包括具有N个输入端和N个输出端的时间对准器，其中，每个输出端与相应的输入端相关联，并且每个输入端连接至所述N个组成模数转换器中相应的一个的数字输出端，并且其中，基于所述M个时序信号中所述相应的一个来提供所述组成模数转换器的数字输出端的所述数字信号的样本作为所述数字输出信号的样本包括: 使用所述M个时序信号中所述相应的一个来对所述时间对准器进行时钟控制(180);并且 响应于使用所述M个时序信号中所述相应的一个来对所述时间对准器进行时钟控制，将所述数字信号从所述组成模数转换器的数字输出端经由所述时间对准器的对应的输入端传递(180)至所述时间对准器的对应的输出端，其中，所述时间对准器的所述对应的输出端的所述数字信号具有采样速率RAL3.根据权利要求2所述的方法，还包括对所述时间对准器的所述对应的输出端的所述数字信号进行复用(190)以产生所述数字输出信号。4.根据权利要求1至3中的任一项所述的方法，还包括将M确定(110)为满足如下条件的整数:组成模数转换器等待时间T与R的乘积小于或等于M05.根据权利要求4所述的方法，其中，整数M被确定为满足如下条件的最小整数:T与R的乘积小于或等于M06.根据权利要求1至5中的任一项所述的方法，其中，M小于N，所述方法还包括:使(140)不在所述M个组成模数转换器中的组成模数转换器进入低能量模式。7.根据权利要求6所述的方法，还包括从所述列N个组成模数转换器中选择(130)所述M个组成模数转换器。8.一种计算机程序产品，所述计算机程序产品包括计算机可读介质(500)，所述计算机可读介质(500)上具有包括程序指令的计算机程序，所述计算机程序能够被加载至数据处理单元(530)中，并且当所述计算机程序由所述数据处理单元运行时，所述计算机程序适于使根据权利要求1至7中的任一项所述的方法被执行。9.一种用于将模拟输入信号转换成具有采样速率R的数字输出信号的时间交织模数转换器，所述时间交织模数转换器包括: 一列整数N个组成模数转换器(221，222，223，321，322，323)，其中，每个组成模数转换器具有模拟输入端和数字输出端、并且适于基于模数转换器操作时钟来操作以在数字输出端处提供数字信号； 整数N个采样保持单元(211，212，213，311，312，313)，其中，每个采样保持单元连接至所述N个组成模数转换器中相应的一个的模拟输入端、并且适于基于数目M个时序信号中相应的一个来操作以在所述相应的组成模数转换器的模拟输入端处提供所述模拟输入信号的样本，其中，无时序信号被用来对所述采样保持单元中的两个或更多个进行时钟控制; 一个或更多个数字输出处理单元(230a，240a，230b，240b，230c，240c，330)，所述一个或更多个数字输出处理单元(230a，240a，230b，240b，230c，240c，330)适于基于所述M个时序信号中所述相应的一个来提供所述组成模数转换器的数字输出端的所述数字信号的样本作为所述数字输出信号的样本；以及 时序电路(260，360)，所述时序电路(260，360)适于生成: 模数转换器操作时钟信号(262，362)，所述模数转换器操作时钟信号(262，362)的周期使得基于所述模数转换器操作时钟来操作的组成模数转换器能够在等于M/R的时间段期间对模拟信号样本进行数字化；以及 M个时序信号(265，365)，每个时序信号的周期为M/R，其中，M小于或等于N。10.根据权利要求9所述的时间交织模数转换器，其中，所述一个或更多个数字输出处理单元包括具有N个输入端和N个输出端的时间对准器(230a，330)，其中，所述时间对准器的每个输出端与所述时间对准器的相应输入端相关联，并且所述时间对准器的每个输入端连接至所述N个组成模数转换器中相应的一个的数字输出端，所述时间对准器适于:针对所述时间对准器的输出端中的每一个、响应于使用所述M个时序信号中所述相应的一个来对所述时间对准器进行时钟控制，将所述数字信号从所述相应的组成模数转换器的数字输出端经由所述时间对准器的所述相应输入端传递至所述时间对准器的输出端，其中，所述时间对准器的输出端的所述数字信号具有采样速率RAL11.根据权利要求10所述的时间交织模数转换器，其中，所述一个或更多个数字输出处理单元还包括复用器(240a，340)，所述复用器(240a，340)适于对所述时间对准器的输出端的所述数字信号进行复用以产生所述数字输出信号。12.根据权利要求9至11中的任一项所述的时间交织模数转换器，其中，M等于N。13.根据权利要求9至11中的任一项所述的时间交织模数转换器，其中，M小于N，所述时间交织模数转换器还包括控制器(350)，所述控制器(350)适于使所述N个组成模数转换器中的M个组成模数转换器基于所述模数转换器操作时钟来操作以在数字输出端处提供所述数字信号、并且使不在所述M个组成模数转换器中的组成模数转换器进入低能量模式。14.根据权利要求13所述的时间交织模数转换器，其中，所述控制器(350)还适于从所述列N个组成模数转换器中选择所述M个组成模数转换器。15.一种集成电路，包括根据权利要求9至14中的任一项所述的时间交织模数转换器。16.一种电子装置，包括根据权利要求9至14中的任一项所述的时间交织模数转换器或根据权利要求15所述的集成电路。17.—种制造用于将模拟输入信号转换成具有采样速率R的数字输出信号的时间交织模数转换器的方法，其中，所述时间交织模数转换器包括: 一列整数N个组成模数转换器，其中，每个组成模数转换器具有模拟输入端和数字输出端、并且适于基于模数转换器操作时钟来操作以在数字输出端处提供具有组成模数转换器等待时间T的数字信号； 整数N个采样保持单元，其中，每个采样保持单元连接至所述N个组成模数转换器中相应的一个的模拟输入端、并且适于基于数目N个时序信号中相应的一个来操作以在所述相应的组成模数转换器的模拟输入端处提供所述模拟输入信号的样本，其中，无时序信号被用来对所述采样保持单元中的两个或更多个进行时钟控制； 一个或更多个数字输出处理单元，所述一个或更多个数字输出处理单元适于基于所述M个时序信号中所述相应的一个来提供所述组成模数转换器的数字输出端的所述数字信号的样本作为所述数字输出信号的样本；以及 时序电路，所述时序电路适于生成所述模数转换器操作时钟信号和所述N个时序信号，每个时序信号的周期为N/R; 所述方法包括: 确定满足如下条件的整数M:T与R的乘积小于或等于M ; 选择等于M的N。
【专利摘要】公开了一种用于将模拟输入信号转换成具有采样速率R的数字输出信号的时间交织模数转换器。该时间交织模数转换器包括：一列整数N个组成模数转换器、整数N个采样保持单元、一个或更多个数字输出处理单元和时序电路。每个组成模数转换器适于基于模数转换器操作时钟来操作以在数字输出端处提供数字信号。每个采样保持单元连接至相应的组成模数转换器的输入端并且适于基于数目M个时序信号中相应的一个来操作，其中，无时序信号被用来对采样保持单元中的两个或更多个进行时钟控制。数字输出处理单元适于基于M个时序信号中相应的一个来提供组成模数转换器的数字输出的样本作为数字输出信号的样本。时序电路适于生成模数转换器操作时钟信号和M个时序信号，每个时序信号的周期为M/R，其中，M小于或等于N。
【IPC分类】H03M1/12
【公开号】CN105144587
【申请号】CN201480011318
【发明人】罗尔夫·松德布拉德, 埃米尔·亚尔马松
【申请人】安娜卡敦设计公司
【公开日】2015年12月9日
【申请日】2014年3月7日
【公告号】WO2014135686A1