2]如图1-4中所示的本发明实施方式的功率放大器，由于其在第一 M0S晶体管Mai和输出Von之间没有共源共栅M0S晶体管，几乎没有电压幅度的下降有或电压降，这意味着图1至图4中任一图示出的功率放大器具有高性能。进一步地，上述电路结构适合在低电压下工作。
[0023]进一步地，参考图1、2或3，虽然在功率放大器的电路中第一 M0S晶体管Mai和第二M0S晶体管Ma2都和电流源连接，但上述差分放大M0S晶体管轮流开启。这意味着，当第一 M0S晶体管Ma 1开启时，第二 M0S晶体管Ma2是关闭的，而当第一 M0S晶体管Ma 1关闭时，第二 M0S晶体管是开启的。进一步地，电流源Ics控制通过第一 M0S晶体管和第二 M0S晶体管的电流。M0S晶体管Mai和Ma2可以被轻易的打开或关闭，从而降低其前置电路的驱动负载。由于M0S晶体管Mai和Ma2仅需转换电流源提供的电流，而无需像传统功率放大器(PA)中的M0S晶体管那样提供电流，本发明实施方式中的M0S晶体管Mai和Ma2的尺寸可以降低，从而使得前置电路的负载变得更小。因此，包含该功率放大器的的发送器的功效增加。
[0024]进一步地,可以轻易地调节上述实例中的功率放大器输出的最大载流量，因而通过利用电流源调节偏置电流的输出来调节功率放大器的输出功率。
[0025]进一步地，由于如一级电路驱动能力足够，M0S晶体管Mai和Ma2能够基本上将所有来自电流源Ics的电流泵出流向负载。因此，输出功率与电流源提供的电流平方成比例。通过电流源控制电流大小，可精确调节输出功率的步长。
[0026]图5是本发明实施方式中方法500的流程图。该方法500包括通过第一 M0S晶体管和第二 M0S晶体管接收差分输入电压(方框510中)，其中，第一M0S晶体管的漏极与电容器的第一端子连接，而第二 M0S晶体管的漏极与电容器的第二端子连接；通过第一电感器、第二电感器和电容器在共振频率产生高阻抗(方框520中)，其中，电容器的第一端子与第一电感器连接，而电容器的第二端子与第二电感器连接，第一电感器和第二电感器都与第一电源连接，同时，第一电感器和第二电感器形成差分电感器；以及基于偏置电压通过电流源提供偏置电流给第一 M0S晶体管和第二 M0S晶体管(方框530中)，其中，电流源的第一端子与第一 M0S晶体管的源极和第二 M0S晶体管的源极连接，而电流源的第二端子与第二电源连接。
[0027]优选地，虽然在图5中未示出，但方法500进一步包括通过第一 M0S晶体管的栅极接收正电压输入；通过第二 M0S晶体管的栅极接收负电压输入；通过电容器的第一端子输出负电压，而通过电容器的第二端子输出正电压。
[0028]优选地，电流源包括多个电流源M0S晶体管，其中每个电流源M0S晶体管的漏极与第一 M0S晶体管的源极和第二 M0S晶体管的源极连接；每个电流源M0S晶体管的源极与第二电源连接，而每个电流源M0S晶体管的栅极控制与偏置电压输入连接或与第二电源连接。
[0029]优选地，多个电流源M0S晶体管根据尺寸以二进制序列排列。
[0030]优选地，多个电流源M0S晶体管根据尺寸以对数线性序列排列。
[0031]优选地，该方法500进一步包括控制相对应的电流源M0S晶体管与偏置电压输入连接或与第二电源连接。
[0032]需要注意的是，上述任意实施方式中都可以彼此合并，除非以上有另外的规定或者这些实施方式之间可能在功能和/或结构上相互排斥。
[0033]虽然本发明是通过具体的典型的实施方式描述的，但是应承认本发明并不限于以上描述的实施方式，这些实施方式在本发明权利要求限定范围内的改进和改变均可实施本发明。相应地，说明书和附图可认为是说明性的而不是限制性的。相应地，本发明仅限制于本发明的权利要求。
[0034]通过研究附图、说明书以及权利要求，本领域的技术人员能够理解上述公开的实施方式的其他变化并受其影响。在本发明的权利要求中，词语“包括”并不排除其他部件或步骤。虽然特定的特征在不同的独立权利要求中被提到，但是本发明仍然涉及这些特征都包括的实施方式。本发明权利要求中的任何参考符号不能被认为是限制本发明范围的。
【主权项】
1.一种功率放大器，其特征在于，该功率放大器包括: 第一电感器和第二电感器，所述第一电感器和第二电感器都与第一电源连接，所述第一电感器和第二电感器形成差分电感器； 电容器，该电容器的第一端子与所述第一电感器连接，且该电容器的第二端子与所述第二电感器连接； 第一 MOS晶体管，该第一 MOS晶体管的漏极与所述电容器的第一端子连接； 第二 MOS晶体管，该第二 MOS晶体管的漏极与所述电容器的第二端子连接； 电流源，该电流源的第一端子与所述第一 MOS晶体管的源极和所述第二 MOS晶体管的源极连接，且该电流源的第二端子与第二电源连接，且该电流源被配置为基于偏置电压输入提供可变电流。2.根据权利要求1所述的功率放大器，其特征在于，所述第一MOS晶体管的栅极被配置为接收差分正端输入，所述第二 MOS晶体管的栅极被配置为接收差分负端输入，且所述电容器的第一端子被配置为输出负电压，而该电容器的第二端子被配置为输出正电压。3.根据权利要求1所述的功率放大器，其特征在于，所述电流源包括多个电流源MOS晶体管，其中，每个电流源MOS晶体管的漏极与所述第一 MOS晶体管的源极和所述第二MOS晶体管的源极连接；每个电流源MOS晶体管的源极与所述第二电源连接，且每个电流源MOS晶体管的栅极被控制为与偏置电压输入连接或与第二电源连接。4.根据权利要求1所述的功率放大器，其特征在于，所述第一MOS晶体管和第二MOS晶体管包括NMOS晶体管，且所述第一电源包括正电源电压。5.根据权利要求4所述的功率放大器，其特征在于，所述电流源MOS晶体管包括NMOS晶体管，且所述第二电源包括接地。6.根据权利要求1所述的功率放大器，其特征在于，所述第一MOS晶体管和第二MOS晶体管包括PMOS晶体管,且所述第一电源包括接地。7.根据权利要求6所述的功率放大器，其特征在于，所述电流源MOS晶体管包括PMOS晶体管，且所述第二电源包括正电源电压。8.根据权利要求3所述的功率放大器，其特征在于，所述多个电流源MOS晶体管根据尺寸以二进制序列排布。9.根据权利要求3所述的功率放大器，其特征在于，所述多个电流源MOS晶体管根据尺寸以对数线性序列排布。10.根据权利要求3所述的功率放大器，其特征在于，该功率放大器进一步包括多个单刀双掷开关，所述单刀双掷开关被安置在偏置电压输入和所述电流源NMOS晶体管的栅极之间以控制相应的电流源MOS晶体管与所述偏置电压输入连接或与第二电源连接。11.一种功率放大器，其特征在于，该功率放大器包括: 电感器，该电感器连接第一电源； 电容器，该电容器的第一端子与所述电感器连接，且该电容器的第二端子与所述第一电源连接； MOS晶体管，该MOS晶体管的漏极与所述电容器的第一端子连接； 电流源，该电流源的第一端子与所述MOS晶体管的源极连接，且该电流源的第二端子与第二电源连接，且该电流源被配置为基于偏置电压输入提供可变电流。12.—种功率放大方法，其特征在于，该方法包括以下步骤: 通过第一MOS晶体管和第二MOS晶体管接收差分输入电压，其中，所述第一MOS晶体管的漏极与电容器的第一端子连接，且所述第二 MOS晶体管的漏极与所述电容器的第二端子连接； 通过第一电感器、第二电感器和电容器在共振频率产生高阻抗，其中，所述电容器的第一端子与所述第一电感器连接，且所述电容器的第二端子与所述第二电感器连接，所述第一电感器和第二电感器都与第一电源连接，且所述第一电感器和第二电感器形成差分电感器；和 基于偏置电压输入通过电流源提供偏置电流给第一 MOS晶体管和第二 MOS晶体管，其中，该电流源的第一端子与所述第一MOS晶体管的源极和所述第二MOS晶体管的源极连接，且该电流源的第二端子与第二电源连接。13.根据权利要求12所述的方法，其特征在于，该方法进一步包括: 通过所述第一 MOS晶体管的栅极接收正电压输入； 通过所述第二 MOS晶体管的栅极接收负电压输入； 通过所述电容器的第一端子输出负电压；和 通过所述电容器的第二端子输出正电压。14.根据权利要求12所述的方法，其特征在于，所述电流源包括多个电流源MOS晶体管，其中，每个电流源MOS晶体管的漏极与第一 MOS晶体管的源极和第二MOS晶体管的源极连接；每个电流源MOS晶体管的源极与所述第二电源连接，且每个电流源MOS晶体管的栅极被控制为与偏置电压输入连接或与第二电源连接。15.根据权利要求14所述的方法，其特征在于，所述多个电流源MOS晶体管根据尺寸以二进制序列排列。16.根据权利要求14所述的方法，其特征在于，所述多个电流源MOS晶体管根据尺寸以对数线性序列排列。17.根据权利要求14所述的方法，其特征在于，该方法进一步包括控制相对应的电流源MOS晶体管与所述偏置电压输入连接或与所述第二电源连接。
【专利摘要】本发明涉及电路领域，公开了一种功率放大器及其功率放大方法。本发明中，该功率放大器包括第一电感器、第二电感器、电容器、第一MOS晶体管、第二MOS晶体管和电流源，第一电感器和第二电感器都与第一电源连接且形成差分电感器，电容器的第一端子与第一电感器连接而电容器的第二端子与第二电感器连接，第一MOS晶体管的漏极与电容器的第一端子连接，第二MOS晶体管的漏极与电容器的第二端子连接，电流源的第一端子与第一MOS晶体管的源极和第二MOS晶体管的源极连接，电流源的第二端子与第二电源连接，基于偏置电压的输入电流源提供可变电流。本发明的功率放大器可以减小差分对管的器件尺寸，降低对前级的负载，显著提高功率放大器的整体效率。
【IPC分类】H03F3/21
【公开号】CN105337583
【申请号】CN201410378165
【发明人】不公告发明人
【申请人】博通集成电路（上海）有限公司
【公开日】2016年2月17日
【申请日】2014年8月1日
【公告号】US20160036396