滤波器将BCLK_PULSE设置成高电平，而将RCLK设置成低电平。BCLK_PULSE在一段时间内保持高电平，在此示例中，该一段时间一直到BCLK从高电平转变到低电平。RCLK_PULSE和BCLK_PULSE被提供作为互斥元件的输出。
[0063]诸如上面所描述的组件228之类的采样组件接收BCLK_PULSE和RCLK_PULSE。第一级的第一触发器在其时钟输入处接收RCLK_PULSE，并生成RCLK_LEAD，RCLK_LEAD是延迟版本的RCLK_PULSE。类似地，另一第一级触发器在其时钟输入处接收BCLK_PULSE，并生成BCLK_LEAD，BCLK_LEAD是延迟版本的BCLK_PULSE。如所示，BCLK_LEAD信号转变回低电平。根据RESET从低电平转变至高电平，RCLK_LEAD信号保持低电平。
[0064]第一第二级触发器接收RCLK_PULSE并生成RCLK_EARLY。另一第二级触发器接收BCLK_PULSE并生成BCLK_EARLY。BCLK_EARLY在适当长的时段内保持高电平，而RCLK_EARLY被保持为低电平。因此，TDC输出信号(RCLK_EARLY和BCLK_EARLY)被设有适当的时序，从而它们能够被用于时序判定和调整。
[0065]图6是示例性无线设备600的图示，该无线设备600可操作来通过使用具有bang-bang时间到数字转换器的通信系统发送和接收信号。设备600利用例如GSM、UMTS等通信技术以与诸如基站604、卫星606、无线接入点(WAP)608、蓝牙(BT)头戴式耳机610之类的通信点进行通信和/或通过使用无线信号602(其可以是例如，无线电信号)与其他通信设备进行通信。
[0066]无线设备600可以是蜂窝电话、无线介质设备、或其他能够接收和/或发送无线电或其他无线信号602的设备。例如，无线设备600可以是个人数字助理(PDA)、支持无线通信的便携式计算设备、媒体播放器设备、便携式游戏设备、个人计算机、无线接入点(WAP)和/或任何其他适当的设备。
[0067]设备600包括用于通信的数字频率合成器。数字频率合成器包括高分辨率TDC，诸如在上面的图1、2和3中所描述的那些TDC。
[0068]无线设备600包括一个或多个天线612，天线612可被配置为用于与基站604、卫星606、WAP 108、BT头戴式耳机610等的通信。例如，无线设备600可使用GSM或UMTS技术与作为蜂窝网络的一部分的基站604通信，其中基站604表示在蜂窝网络的小区内的蜂窝电话信号塔或其他能够发送和/或接收一个或多个无线电信号或其他无线信号602的设备。无线设备600还可使用用于发送和接收的BT模式与BT头戴式耳机110通信。无线设备600可附加地或可替代地使用一个或多个天线612与其他通信点通信，天线612可被配置为多模式(MM)/多输入多输出(MIMO)/多输入单输出(MISO)、和/或单输入多输出(SIMO)系统以在一种或多种模式中发送和/或接收一个或多个信号602。
[0069]图7是示出了生成时序判定信号的方法700的流程图。方法700利用互斥元件来分辨多个时钟之间的时序差。此外，时序差在不受到来自PVT变化的显著影响的情况下，并以相对较高的分辨率被分辨或识别。
[0070]在方框702处，第一路径生成第一时钟信号。第一路径具有包括延迟的属性，延迟至少部分归因于影响第一时钟信号的PVT变化。第一路径可包括一个或多个元件，诸如，功率放大器、多路复用器、可调延迟元件等等。
[0071 ] 在方框704处，第二路径生成第二时钟信号。第二路径也具有包括延迟的属性，延迟至少部分归因于影响第二时钟信号的PVT变化。第二路径可包括一个或多个元件，诸如，功率放大器、多路复用器、可调延迟元件等等。第二时钟信号还具有第二频率，该第二频率可与第一时钟信号的第一频率不同。
[0072]在方框706处，互斥元件从第一时钟和第二时钟生成第一脉冲和第二脉冲。所生成的第一脉冲和第二脉冲是互斥的，这是因为一个脉冲被设置成高电平，而另一脉冲被设置成低电平。在一个示例中，互斥元件包括一对交叉耦合的NAND门电路，该对NAND门电路接收第一时钟和第二时钟，并根据在采样时段/时间期间哪一时钟转变得更早来将第一脉冲和第二脉冲生成为高电平或低电平。
[0073]在方框708处，采样组件生成判定信号。判定信号指示第一时钟和第二时钟中的一个早于另一个。判定信号通常是数字形式的，但是也可包括延迟量。在一个示例中，判定信号包括第一在先信号和第二在先信号，根据第一时钟更早，第一在先信号被设置成高电平状态，而根据第二时钟早于第一时钟，第二在先信号被设置成高电平状态。
[0074]在方框710处，组件基于判定信号调整第一时钟和第二时钟中的至少一者的时序。诸如上面所描述的环路组件108之类的组件基于判定信号进行判定并生成校准。如上面所描述的，判定信号识别出这些时钟中的一个早于另一个。作为响应，组件生成调节时序的校准。因此在一个示例中，如果判定信号识别出第一时钟更早，则该组件生成校准以对第二时钟的延迟进行调整以使第二时钟更早。此外，校准包括对一定量的延迟的调整。此量可被预定并且可多次重复方法700以便于大大减少第一时钟和第二时钟之间的时序偏差。
[0075]尽管本文所提供的方法被示为和描述为一些列的动作或事件，但是本公开不由所示出的这类动作或事件的排序所限制。例如，除了在本文中所示出的那些顺序之外，一些动作还可以不同的顺序发生或与其他动作或事件同时发生。此外，并非需要所示出的所有动作，并且波形仅仅是说明性的，其他波形可能明显不同于所示出的那些波形。另外，本文所描述的动作中的一个或多个动作可以被实现为一个或多个独立的动作或阶段。
[0076]应当注意的是所要求保护的主题可使用编程和/或工程技术被实现为方法、装置或制品以产生软件、硬件或它们的任意组合来控制计算机实现所公开的主题(例如，上面所示出的系统是可被用于实现所公开的方法和/或其变体的电路的非限制性示例)。本文所使用的术语“制品”意图涵盖可从任何计算机可读设备、载体或介质访问的计算机程序。本领域的技术人员将认识到在不背离所公开的主题的范围和精神的情况下，可对此配置做出许多修改。
[0077]根据本文所描述的实施例和示例，示例可包括诸如以下数者的主题:方法；用于执行该方法的动作或块的装置；至少一种包括指令的机器可读介质，当指令由机器执行时，导致该机器执行方法的动作或设备的动作；或使用多种通信技术进行并行通信的系统。
[0078]示例I是时间到数字转换器，该时间到数字转换器包括互斥元件和采样组件。互斥元件被配置成接收第一时钟和第二时钟，并生成第一脉冲和第二脉冲。互斥元件还被配置成:根据第一时钟早于第二时钟，将第一脉冲驱动为第一逻辑状态，并将第二脉冲驱动为第二逻辑状态，根据第二时钟早于第一时钟，将第二脉冲驱动为第一逻辑状态，并将第一脉冲驱动为第二逻辑状态。采样组件被配置成接收第一脉冲和第二脉冲，并根据第一脉冲和第二脉冲生成判定信号。
[0079]示例2包括示例I的主题，其中转换器还包括被配置成根据判定信号调整第一时钟和第二时钟中的至少一个时钟的时序的组件。
[0080]示例3包括示例I和2中的任何一个的主题，示例3包括或删除可选元件，其中转换器还包括第一路径和第二路径，其中第一路径被配置成生成具有第一延迟的第一时钟，第二路径被配置成生成具有第二延迟的第二时钟。
[0081]示例4包括示例1-3中的任何一个的主题，示例4包括或删除可选元件，其中判定信号包括第一在先指示符和第二在先指示符。根据第一时钟早于第二时钟，第一在先指示符被设置成第一逻辑状态，并且根据第二时钟早于第一时钟，第二在先指示符被设置成第一逻辑状态。
[0082]示例5包括示例1-4中的任何一个的主题，示例5包括或删除可选元件，其中判定信号具有松弛的时序。
[0083]示例6包括示例1-5中的任何一个的主题，示例6包括或删除可选元件，其中第一时钟和第二时钟具有不同频率。
[0084]示例7包括示例1-6中的任何一个的主题，示例7包括或删除可选元件，其中第一时钟具有比第二时钟的频率至少大10倍的频率。
[0085]示例8包括示例1-7中的任何一个的主题，示例8包括或删除可选元件，其中互斥元件被配置成基于选定的采样时段生成第一脉冲和第二脉冲。
[0086]示例9包括示例1-8中的任何一个的主题，示例9包括或删除可选元件，其中互斥元件包括交叉耦合的NAND门电路和被耦合至该交叉耦合的NAND门电路的亚稳态滤波器。
[0087]示例10包括示例1-9中的任何一个的主题，示例10包括或删除可选元件，其中根据第一时钟早于第二时钟，第一 NAND门电路的输出被驱动为第一状态，并且第二 NAND门电路的输出被驱动为第二状态。
[0088]示例11包括示例1-10中的任何一个的主题，示例11包括或删除可选元件，其中采样组件被配置成将第一脉冲和第二脉冲的状态扩大到判定信号中。
[0089]示例12包括示例1-11中的任何一个的主题，示例12包括或删除可选元件，其中采样组件包括第一级延迟触发器和第二级延迟触发器。
[0090]示例13是数字频率系统，该数字频率系统包括第一路径、第二路径、时间到数字转换器和环路组件。第一路径具有第一延迟并且第一路径被配置成生成具有第一频率的第一时钟。第二路径具有第二延迟并且第二路径被配置成生成具有第二频率的第二时钟。时间到数字转换器被配置成基于第一时钟和第二时钟生成判定信号。该判定信号指示哪一时钟更早。环路组件被配置成接收判定信号并基于该判定信号生成校准信号。
[0091]示例14包括示例13的主题，示例14包括或删除可选元件，其中第二路