否则，输出信号204为有效 低。 阳0測 D触发器206具有时钟输入、D输入、输出Q和互补输出巧。时钟输入接收XOR输 出信号204。互补输出巧生成内插器输入信号118。此外，互补输出Q也连接到其D输入。 因此，内插器输入信号118用作D触发器206的反馈。
[0039] 因此，D触发器206和XOR逻辑202作为简单的多路复用器操作。然而，理解的是， 考虑使用类似和/或不同部件的其他合适的相位检测器。
[0040] 图3为具有单个内插反相器的内插器单元300的图示。作为示例，内插器单元300 可在系统100中的内插器108内使用。单元300被提供作为合适实施的示例，然而，理解的 是，也可考虑其他的实施。
[0041] 内插器单元300包括或逻辑306、反相器310和一系列晶体管312。系统100中的 内插器108内存在总共N个反相器单元；然而，仅内插器单元300被示出用于说明的目的。 理解的是，N个内插器单元并行连接。
[0042] 或逻辑306接收选择信号132和代码信号122。代码信号122指示单元300是否 被启用用于不同内插状态，其中相位输入信号为不同的。代码信号122专用于单元300,并 且是由代码逻辑生成的单比特代码字。选择信号132也是单比特，并且指示相位信号是否 不同或相等。或逻辑306配置成在其输出处生成信号122和132的或，其被提供到反相器 310。反相器310使或逻辑306的输出反向并将其提供到晶体管312。
[0043] 一系列晶体管312配置成从内插器输入信号118生成内插器单元输出。所述系列 312包括第一 PMOS晶体管PU第二PMOS晶体管P2、第一 NMOS晶体管Nl和第二NMOS晶体 管N2。一系列晶体管312朝向供给电压或接地电压驱动内插器输出或对内插器输出进行内 插。内插器单元输出与其他内插器单元组合，W提供内插器输出124。
[0044] 作为一个示例，如果单元选择信号132无效（de-asseded)或设置为低，则晶体管 P2和Nl为关闭且单元/反相器被禁用。晶体管P2和Nl配置成启用或禁用单元，并且被称 为使能晶体管。否则，如果内插器输入信号118为低，则通过晶体管Pl和P2朝向供给电压 驱动内插器输出信号124。如果内插器输入信号118为高，则内插器输出信号124通过晶体 管Nl和N2驱动为低。
[0045] 图4为DTC系统100的示例时序图示400。可使用包括内插器单元300和相位检 测器200的单元实施系统100。图示400结合图1、图2和图3 W及W上提供的它们的描述 进行描述。理解的是，图示400被提供作为示例W用于说明目的，并且考虑其其他时序和变 型。
[0046] 时序图示400描绘沿X轴的时间W及沿y轴的电压。在时序图示400中，第一相 位信号被指定为O 1且第二相位信号被指定为(62。时序图示400示出其中第一相位信号 早到的第一部分W及其中第二相位信号早到的第二部分。
[0047] 内插器输入信号被指定为IN且在第一部分期间跟随第一相位信号。类似地，内插 器输入信号在第二部分期间跟随第二相位信号。因此，第一相位信号或较早相位信号传播 到内插器输入信号。
[0048] 被示出为渾E的选择信号的互补在图示400中示出。互补信号在相位信号的第一 边沿上设置为低，且在相位信号的第二边沿上设置为高。第一边沿对应于第一相位信号的 第一边沿，并且第二边沿对应于第二相位信号的第一边沿。
[0049] 选择信号的互补被示出为与n或N覆盖，所述n或N指定在该部分期间启用反相 器的数目。因此，当第一相位信号等于第二相位信号时，选择信号的互补为高，且所启用的 反相器的数目为N。当第一相位信号和第二相位信号不相等或不同时，选择信号的互补为 低，且所启用的反相器的数目为n。
[0050] 被指定为INT的内插器输出信号在相位信号的边沿之间进行内插。内插器输出信 号被示出为没有绝对时间延迟，W上被描述为t。,,，W用于说明的目的。
[0051] 内插器输出信号被示出具有当相位信号不同时W及当它们相等时的不同斜率。在 401处，上升的内插边沿被示出具有斜率。在401处，相位输入信号为不同的且启用n<N个 反相器。在402处，内插边沿被示出具有第二、更睹的斜率。该第二、更睹的斜率是由于启 用了 N个反相器，并且看出内插器输出信号更迅速地上升，直到达到上限。随后，当启用的 反相器的数目为n时，示出逐渐减小的斜率，并且当启用的反相器的数目为N时，示出急剧 减小的斜率。
[0052] 图5为描绘四个不同周期处的内插器输出信号的另一个时序图示500。时序图示 500被提供作为示例，W用于示出数字时间转换器（包括例如W上所述的系统和部件）的操 作。此外，结合图6描述时序图示500。
[0053] 时序图示500描绘沿X轴的时间W及沿y轴的电压。在时序图示500中，第一相 位信号被指定为(61且第二相位信号被指定为(62。还示出了被指定为INT的内插输出信 号。
[0054] 图6为描绘内插器的一组反相器的操作的图示。所述一组反向器包括总共N个反 相器/单元并具有被启用用于内插的n个反相器，而N-n个在内插期间被禁用。在四个时 间周期处结合图5描述反相器组。在该示例中，所述组中存在总共N = 4个反相器W及n =1个不同内插反相器。
[0055] 在第一时间周期（1)中，第一相位信号引导第二相位信号。此外，第一相位信号和 第二相位信号不同，因此内插器处于不同内插状态并且n= 1个反相器被启用，如图6中所 示。第一相位信号为低（0)，因此（1)中示出的启用的反相器朝向1驱动内插器输出。其他 N-n个反相器被禁用并且不会导致内插器输出信号INT。因此，由于仅一个反相器被启用， 因此内插器输出信号W如图5所示的小斜率被驱动至1。
[0056] 在第二时间周期（2)中，第二相位信号具有由高到低转变，因此两个信号为相等 的并且为低。所有N = 4个反相器被启用并且第一相位信号，低（0)，被施加到N个反相器。 因此，由于启用了所有N个反相器，因此内插器输出信号W睹的斜率被驱动至1，直到其到 达其最终值高（1)。
[0057] 在第S时间周期（3)中，第一相位信号已经从低转变到高。因此，内插器处于不同 内插状态且仅n个反相器被启用。第一相位信号仍为主导的，因此其值被施加到启动的n 个反相器，如图6中所示。反相器的输出朝向低（0)驱动。
[005引在第四时间周期（4)中，第二相位信号也已经从低转变到高。因此，第一相位信号 和第二相位信号处于高（1)状态。N个反相器被启用并且第一相位信号被施加到它们的输 入。反相器的输出W及内插器输出信号被驱动至低（0)。
[0059] 图5和图6被描述为其中第一相位信号为较早的并且因此被施加到反相器的输 入。如果第二相位信号为早的，则操作为类似的，除了第二相位信号被施加到反相器。
[0060] 图7为使用具有单组N个反相器的DTC的发送器700的图示。发送器700被提供 用于说明的目的，并且理解的是，允许变型。
[0061] 发送器700包括数字信号处理值S巧部件702、相位部件704、单组DTC 706、锁相 环路（P化)712、RF数字模拟转换器值AC) 708和功率放大器710。
[0062] DSP 702将数据或信号转换为相位信号和振幅信号。相位部件704转变相位信号 并将相位信号提供到单组DTC 706。
[0063] DTC 706在其输入的一个上接收化L信号，并在另一个上接收相位信号（代码 字）。DTC 706在DTC 706的粗略部分中生成两个边沿。粗略部分通常包括除法器和/或 多路复用器。来自粗略部分的两个边沿被传递到内插器或精密DTC，诸如W上所描述的DTC 100,其为DTC 706生成具有精密的量化分辨率的转换器输出。
[0064] RFDAC使用转换器输出信号将振幅信号转换为RF信号。RF信号因此包括振幅调 制信息和相位调制信息两者。RF信号由功率放大器710放大并且可被提供用于诸如通过天 线的传输。
[00化]相比其他类型的DTC，DTC 706提供具有增强的线性度、更高的量化分辨率和较低 的功率消耗的转换器输出。作为结果，W增强的线性度和分解生成RF信号。
[0066] 图8为示出可与如上所述的数字时间转换器、发送器和/或其变型的一个或多个 方面一起使用的示例性用户装置或移动通信设备800的图示。
[0067] 例如，移动通信设备800包括数字基带处理器802,其可禪合到数据存储或存储器 803、 前端804(例如，RF前端、声学前端或其他类似前端），W及用于连接到多个天线806i 到806k化为正整数）的多个天线端口 807。天线806i到806 k可从一个或多个无线设备接 收信号并将信号发送到一个或多个无线设备，诸如接入点、接入终端、无线端口、路由器等 等，其可在无线接入网络或者经由网络设备生成的其他通信网络内操作。用户装置800可 为用于传送RF信号的射频（R巧设备、用于传送声学信号的声学设备，或者任何其他信号