由串联的PMOS晶体管M17和PMOS晶体管M18组成，PMOS晶体管M17的漏极连接PMOS晶体管M18的源极并输出信号，PMOS晶体管M17的栅极和PMOS晶体管M18的栅极连接并接受比较器输出的使能信号，PMOS晶体管M17的源极连接电源；第七开关电容包括晶体管M23和第七电容，晶体管M23的源极接地，漏极连接第七电容，栅极通过或门逻辑同时受复位信号和比较器的E输出控制;压控电流源包括四个NMOS晶体管，依次是匪OS晶体管M19至匪OS晶体管M22，所述匪OS晶体管M19至匪OS晶体管M22的漏极均接地，WOS晶体管M19的栅极、匪OS晶体管M19的源极、匪OS晶体管M20的栅极和匪OS晶体管M21的栅极接收偏置电压产生单元的输出信号;NMOS晶体管M20的源极和NMOS晶体管M22的源极连接第七电容并形成输出，该输出连接自偏置环路滤波器;通道开关由晶体管M24构成，晶体管M24的源极连接控制补偿器的输出，栅极连接比较器的E输出，漏极连接NMOS晶体管M21的源极和NMOS晶体管M22的栅极。
[0014]本发明的有益效果是:(I)本发明在锁相环引入了两条反馈环路，第一反馈环路为锁相环稳定状态的工作环路，第二反馈环路为快速锁定环路，第二反馈环路的粗调整能力显著提高了锁相环的锁定速度；同时，自适应快速锁定器在锁相环电路因频率偏差过大发生失锁之后，可以自动启动加速锁相环重新进入稳定的状态。(2)本发明自偏置环路滤波器采用的是无电阻结构，该结构使得锁相环的环路带宽与阻尼系数能够随着目标频率的增大而调整带宽，降低抖动；同时该结构无需为保证环振振荡的线性而在后级设置偏置基准;此外自偏置环路滤波器由于无需采用电阻，对工艺的依赖程度更低，更易在不同的工艺下进行移植，规避了电阻的温度系数带来的抖动增大。
【附图说明】
[0015]下面结合附图和实施例对本发明进一步说明。
[0016]图1是本发明一种电荷栗环振型锁相环的结构示意图。
[0017]图2是自偏置环路滤波器结构示意图。
[0018]图3是自偏置发生器结构示意图。
[0019]图4是自适应快速锁定器结构示意图。
[0020]图5是频率电压转换器结构示意图。
[0021 ]图6是控制补偿器结构示意图。
[0022]图7是自适应电荷调整器结构示意图。
[0023]图中1-自偏置环路滤波器、11-电流镜反馈回路、2-自适应快速锁定器、21-恒流源。
【具体实施方式】
[0024]现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
[0025]如图1所示，本发明一种电荷栗环振型锁相环包括鉴频鉴相器PFD、电荷栗组、自偏置环路滤波器1、自适应快速锁定器2、压控振荡器VCO和分频器N/D，所述电荷栗组由并联的第一电荷栗CPl和第二电荷栗CP2构成，所述电荷栗环振型锁相环内设置有第一反馈环路和第二反馈环路。
[0026]所述鉴频鉴相器PFD、电荷栗组、自偏置环路滤波器1、压控振荡器VCO和分频器N/D依次相连，分频器N/D的输出端与鉴频鉴相器PFD的输入端相连，以此构成电荷栗环振型锁相环的第一反馈环路。
[0027]所述自适应快速锁定器2的输出端接入自偏置环路滤波器I的输入端，所述分频器N/D的输出端还连接自适应快速锁定器2的输入端，所述自适应快速锁定器2、自偏置环路滤波器1、压控振荡器VCO和分频器N/D构成电荷栗环振型锁相环的第二反馈环路。
[0028]所述鉴频鉴相器pro的输入端同时接受输入时钟F_CLKIN信号和分频器N/D输出的分频时钟N_HCLK信号，所述鉴频鉴相器PFD的输出端分别向第一电荷栗CPl和第二电荷栗CP2输出控制信号UP/D0WN，所述第一电荷栗CPl的输出端与自适应快速锁定器2的输出端合并连接后接入自偏置环路滤波器1，所述第二电荷栗CP2的输出端单独接入自偏置环路滤波器I。
[0029]本发明所述的电荷栗环振型锁相环能够提供复位信号RST给鉴频鉴相器PFD、自适应快速锁定器2、自偏置环路滤波器I和分频器N/D使鉴频鉴相器PFD、自适应快速锁定器2、自偏置环路滤波器I和分频器N/D处于复位状态，所述自适应快速锁定器2能够提供使能信号EN给鉴频鉴相器PFD、第一电荷栗CPl和第二电荷栗CP2控制鉴频鉴相器PFD、第一电荷栗CPl和第二电荷栗CP2开启/关闭。
[0030]本发明所述的电荷栗环振型锁相环的第一反馈环路为锁相环稳定状态的工作环路，第二反馈环路为快速锁定环路。在初始状态或收到RST复位信号后，自适应快速锁定器2关闭第一反馈环路，由第二反馈环路快速令压控振荡器VCO频率逼近目标频率;随着压控振荡器VCO的振荡频率接近目标频率，自适应快速锁定器2开启鉴频鉴相器ΡΠ)和电荷栗组，由电荷栗组产生的控制信号经自偏置环路滤波器I滤波后控制锁相环进入锁定状态。当因外界原因使锁相环突然发生偏离目标频率较大且持续时间超过自适应快速锁定器2的分辨窗口时，自适应快速锁定器2将再次关闭第一反馈环路，由第二反馈环路再次令压控振荡器VCO的振荡频率快速逼近目标频率。当第一反馈环路工作时，两个电荷栗同时获得鉴频鉴相器PFD的输出频率相位偏差信息，并根据该信息向各自的输出节点抽取/注入电荷，形成两路波动的电压控制信息;两路控制信号同时进入自偏置环路滤波器I，经过滤波后的控制信号被处理为I路控制信号，控制压控振荡器VCO工作。
[0031 ]自偏置环路滤波器I的结构如图2所示，自偏置环路滤波器I由串联的3级自偏置发生器组成，每一级自偏置发生器的输入端连接一个与电源连接的开关电容，整体构成一个带宽可变的滤波器。开关电容受复位信号控制，当复位信号释放后，每一级的自偏置发生器和与其串联的开关电容构成一个一阶滤波器，整体构成了 3阶自偏置滤波器。第一级自偏置发生器的输入同时还连接电荷栗及自适应快速锁定器2的输出，当自适应快速锁定器2工作时电荷栗不工作，通过三级串联滤波器构成的自偏置滤波器进行控制信号滤波；当频率逼近目标值后，自适应快速锁定器2关闭，两个电荷栗启动，其中第一电荷栗CPl的控制信号经过第一级自偏置发生器处理后进入第二级，同时第二电荷栗CP2的控制信号与该信号叠加后进入第二级自偏置发生器，第二级自偏置发生器的输出进入第三级自偏置发生器。可以看出，整个自偏置环路滤波器I没有电阻结构，滤波器的参数受工艺偏差影响很小。
[0032]在第二反馈环路工作的过程中，自适应加速锁定器2模拟了一个低精度的电荷栗及鉴频鉴相行为，该行为的控制电压变化较大，高阶滤波器因此能够更好的处理此时的控制信号，进而保证压控振荡器VCO的工作线性。在第一反馈回路工作时，两个并联的电荷栗提供两路完全一致的控制信号，第二偏置发生器SG2上的输入获得一个来自第一偏置发生器SGl的高阶补偿，此阶段的自偏置环路滤波器I为一个2阶的滤波器，更大的等效输入电容使得此时滤波器的带宽更大，整个锁相环因而获得了适应高带宽的环路跟踪能力。
[0033]自偏置发