[0040]在所述控制电压U。的刺激下，所述触发信号有效时，四通道数字频率合成器输出四路非线性耦合信号。
[0041]所述数字频率合成器102采用四通道直接数字频率合成器，其四通道的频率循环由数字信号处理器控制；所述直接数字频率合成器4的第一通道触发信号频率为fT，第二通道激励信号频率为f；xl，第三通道触发信号频率为f；x2，第四通道触发信号频率为fa。，频率满足4= (N+2)f ex2, fac= f exl，fex；E设定为f ??= 2Nf exl，N为整数，所述fT为七阶巴特沃斯低通滤波器的截止频率。
[0042]在所述输入信号的刺激下，所述直接数字频率合成器102第一通道触发信号有效时，通过第二和第三通道激励信号的作用，所述直接数字频率合成器102输出两路高度耦合的高频信号，并经所述第二低通滤波器106和所述第三低通滤波器107滤除高次谐波后通过所述第一加法器109进行信号叠加，所述第一加法器109输出端设置所述传感器110，所述传感器110包括一个由静电电容和寄生电容构成的动态分支并联电容，通过调节静电电容的零点偏移可降低电压噪声；且所述第一加法器109的输出信号与在第四通道激励信号作用下所述直接数字频率合成器102所输出的、经过所述第四低通滤波器108滤波后得到的信号通过所述第二加法器111进行叠加；所述第二加法器111叠加后的输出信号经过所述控制器112和所述模数转换器103反馈到数字锁相环101，可抵消滞后，增强电路的稳定性，所述控制器112用于限制所述第二加法器111输出信号的带宽。在第一通道触发信号作用下，所述直接数字频率合成器102输出的信号经所述第一低通滤波器105滤波后，通过施密特触发器113为所述模数转换器103提供时钟信号。
[0043]所述控制器112用于限制所述第二加法器111输出信号的带宽。
[0044]所述模数转换器103采用16位模数转换器，用于缩小阻抗/导纳的范围，所述范围受与其相连的所述传感器110的影响，所述传感器110的动态分支并联电容影响所述模数转化器103输入端接口理论上得到的信号。在所述模数转换器103的输出端可以使用一个电子滤波器维持系统的稳定性。
[0045]本申请提供的一种数字锁相环谐振器中，包括数字锁相环、直接数字频率合成器和模数转换器；所述模数转换器的输出端连接所述数字锁相环的数字鉴频鉴相器的第一输入端，所述数字锁相环的输出端连接所述直接数字频率合成器，所述直接数字频率合成器的四个通道输出端分别与四个低通滤波器一一对应相连；第二低通滤波器的输出端连接第一加法器的第一输入端，第三低通滤波器的输出端连接所述第一加法器的第二输入端，所述第一加法器的输出端连接传感器；第二加法器的第一输入端连接所述传感器，第四低通滤波器的输出端连接所述第二加法器的第二输入端，所述第二加法器的输出端通过控制器连接到所述模数转换器；第一低通滤波器的输出端通过施密特触发器连接到所述模数转换器的时钟信号输入端。所述传感器的寄生并联电容提供了自动补偿能力，使用经模数转换后的传感器信号来控制振幅数控振荡器，所述电路系统能有效补偿光纤传输中的信号衰减，延长传输距离。
[0046]综上所述，本申请提供的一种数字锁相环谐振器，有效解决了光纤传输中非线性耦合和传输距离限制问题；提高了系统的稳定性，能持续有效的补偿长距离传输中的衰减信号；在入纤功率较高的情况下，仍能保持较高的系统Q值，实现通信系统的升级和扩容。
[0047]需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0048]最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0049]以上对本申请所提供的一种数字锁相环谐振器进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
【主权项】
1.一种数字锁相环谐振器，其特征在于，包括: 数字锁相环、直接数字频率合成器和模数转换器； 所述模数转换器的输出端连接所述数字锁相环的数字鉴频鉴相器的第一输入端，所述数字锁相环的输出端连接所述直接数字频率合成器，所述直接数字频率合成器的四个通道输出端分别与四个低通滤波器一一对应相连； 第二低通滤波器的输出端连接第一加法器的第一输入端，第三低通滤波器的输出端连接所述第一加法器的第二输入端，所述第一加法器的输出端连接传感器； 第二加法器的第一输入端连接所述传感器，第四低通滤波器的输出端连接所述第二加法器的第二输入端，所述第二加法器的输出端通过控制器连接到所述模数转换器； 第一低通滤波器的输出端通过施密特触发器连接到所述模数转换器的时钟信号输入端。
2.根据权利要求1所述的数字锁相环谐振器，其特征在于，所述数字锁相环包括: 数控振荡器、数字环路低通滤波器和数字鉴频鉴相器； 所述数控振荡器的输出端连接所述数字锁相环的数字鉴频鉴相器的第二输入端； 所述数字鉴频鉴相器的输出端连接所述数字环路低通滤波器的输入端； 所述数字环路低通滤波器的输出端连接所述数控振荡器的输入端。
3.根据权利要求1所述的数字锁相环谐振器，其特征在于，所述四个低通滤波器均采用七阶巴特沃斯低通滤波器。
4.根据权利要求1所述的数字锁相环谐振器，其特征在于，所述模数转换器采用16位模数转换器。
5.根据权利要求1所述的数字锁相环谐振器，其特征在于，所述传感器包括一个由静电电容和寄生电容构成的动态分支并联电容。
【专利摘要】本申请提供了一种数字锁相环谐振器中，包括数字锁相环、直接数字频率合成器和模数转换器；模数转换器输出端连接数字锁相环数字鉴频鉴相器第一输入端，数字锁相环输出端连接直接数字频率合成器，直接数字频率合成器四个通道输出端分别与低通滤波器一一对应相连；第二低通滤波器输出端连接第一加法器第一输入端，第三低通滤波器输出端连接第一加法器第二输入端，第一加法器输出端连接传感器；第二加法器第一输入端连接传感器，第四低通滤波器输出端连接第二加法器第二输入端，第二加法器输出端通过控制器连接到模数转换器；第一低通滤波器输出端通过施密特触发器连接到模数转换器时钟信号输入端。能有效补偿光纤传输中的信号衰减，延长传输距离。
【IPC分类】H03L7-08, H03L7-24
【公开号】CN204272080
【申请号】CN201420849958
【发明人】杜兴伟, 田宝江, 王敬军, 郭新杰, 李永军, 高喜端, 王俊芝, 王莉莉, 李彦伟
【申请人】国家电网公司, 国网河南省电力公司, 许昌继元电力科技有限公司
【公开日】2015年4月15日
【申请日】2014年12月26日