一种数字锁相环谐振器的制造方法
【技术领域】
[0001]本申请涉及调制领域，特别涉及一种数字锁相环谐振器。
【背景技术】
[0002]随着技术的发展，人们对发射到光纤链路之前的信号的要求越来越高。
[0003]数字光波相干检测和空分复用的最新进展可使携带信息的光信号相干叠加，限制自发噪声，保真通信链路。然而，由于引入了非线性光信号的相关性，削弱了相干叠加的增益。高速、长距离光纤传输也会导致数字通信的符号间干扰，信号延迟和模式耦合限制了系统可实现的长度。
[0004]谐振器是确定阻尼以及共振频率，并提供传感器的寄生并联电容自动补偿能力的电路，是实时监控共振行为的强大工具。在光纤非线性失真系统中调制交叉相位和正相干耦合相，通过双线性方法混合自相位。
[0005]传统的谐振器是基于相位频率检测器或模拟乘法器和电数控制振荡器的，在谐振时，传感器不转变激励信号，传感器和参考信号具有不同的相位，往往会生成一个正比于相位差的错误信号。
【实用新型内容】
[0006]本申请所要解决的技术问题是提供一种基于数字锁相环的谐振器，解决了现有技术中光纤通信传输系统中的非线性相关耦合的问题。
[0007]其具体方案如下:
[0008]一种数字锁相环谐振器，包括:
[0009]数字锁相环、直接数字频率合成器和模数转换器；
[0010]所述模数转换器的输出端连接所述数字锁相环的数字鉴频鉴相器的第一输入端，所述数字锁相环的输出端连接所述直接数字频率合成器，所述直接数字频率合成器的四个通道输出端分别与四个低通滤波器一一对应相连；
[0011]第二低通滤波器的输出端连接第一加法器的第一输入端，第三低通滤波器的输出端连接所述第一加法器的第二输入端，所述第一加法器的输出端连接传感器；
[0012]第二加法器的第一输入端连接所述传感器，第四低通滤波器的输出端连接所述第二加法器的第二输入端，所述第二加法器的输出端通过控制器连接到所述模数转换器；
[0013]第一低通滤波器的输出端通过施密特触发器连接到所述模数转换器的时钟信号输入端。
[0014]上述的数字锁相环谐振器，优选的，所述数字锁相环包括:
[0015]数控振荡器、数字环路低通滤波器和数字鉴频鉴相器；
[0016]所述数控振荡器的输出端连接所述数字锁相环的数字鉴频鉴相器的第二输入端;
[0017]所述数字鉴频鉴相器的输出端连接所述数字环路低通滤波器的输入端；
[0018]所述数字环路低通滤波器的输出端连接所述数控振荡器的输入端。
[0019]上述的数字锁相环谐振器，优选的，所述四个低通滤波器均采用七阶巴特沃斯低通滤波器。
[0020]上述的数字锁相环谐振器，优选的，所述模数转换器采用16位模数转换器。
[0021]上述的数字锁相环谐振器，优选的，所述传感器包括一个由静电电容和寄生电容构成的动态分支并联电容。
[0022]本申请提供的一种数字锁相环谐振器中，包括数字锁相环、直接数字频率合成器和模数转换器；所述模数转换器的输出端连接所述数字锁相环的数字鉴频鉴相器的第一输入端，所述数字锁相环的输出端连接所述直接数字频率合成器，所述直接数字频率合成器的四个通道输出端分别与四个低通滤波器一一对应相连；第二低通滤波器的输出端连接第一加法器的第一输入端，第三低通滤波器的输出端连接所述第一加法器的第二输入端，所述第一加法器的输出端连接传感器；第二加法器的第一输入端连接所述传感器，第四低通滤波器的输出端连接所述第二加法器的第二输入端，所述第二加法器的输出端通过控制器连接到所述模数转换器；第一低通滤波器的输出端通过施密特触发器连接到所述模数转换器的时钟信号输入端。所述传感器的寄生并联电容提供了自动补偿能力，使用经模数转换后的传感器信号来控制振幅数控振荡器，所述电路系统能有效补偿光纤传输中的信号衰减，延长传输距离。
【附图说明】
[0023]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0024]图1是本申请的一种基于数字锁相环的谐振器实施例的结构示意图。
【具体实施方式】
[0025]本实用新型的核心是提供一种基于数字锁相环的谐振器，解决了现有技术中光纤通信传输系统中的非线性相关耦合的问题。
[0026]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0027]参考图1，示出了本申请一种数字锁相环谐振器实施例的结构示意图，可以包括:
[0028]数字锁相环101、数字频率合成器102和模数转换器103。
[0029]所述模数转换器103的输出端连接所述数字锁相环101的数字鉴频鉴相器115的第一输入端，所述数字锁相环101的输出端连接所述数字频率合成器102，所述数字频率合成器102为直接数字频率合成器，其四个通道输出端分别与四个低通滤波器一一对应相连。
[0030]所述四个低通滤波器均采用七阶巴特沃斯低通滤波器。
[0031]所述模数转换器103采用16位模数转换器。
[0032]第二低通滤波器106的输出端连接第一加法器109的第一输入端，第三低通滤波器107的输出端连接所述第一加法器109的第二输入端，所述第一加法器109的输出端连接传感器110。
[0033]所述传感器110包括一个由静电电容和寄生电容构成的动态分支并联电容。
[0034]第二加法器111的第一输入端连接所述传感器110，第四低通滤波器108的输出端连接所述第二加法器111的第二输入端，所述第二加法器111的输出端通过控制器112连接到所述模数转换器103。
[0035]第一低通滤波器105的输出端通过施密特触发器113连接到所述模数转换器103的时钟信号输入端。
[0036]本申请中，所述数字锁相环包括:
[0037]数控振荡器114、低通滤波器116和数字鉴频鉴相器115 ;
[0038]所述数控振荡器114的输出端连接所述数字锁相环101的数字鉴频鉴相器115的第二输入端；所述数字鉴频鉴相器115的输出端连接所述低通滤波器116的输入端，所述低通滤波器116为数字环路低通滤波器；所述数字环路低通滤波器116的输出端连接所述数控振荡器114的输入端。
[0039]所述数字锁相环101的鉴频鉴相器115接收并比较所述模数转换器103输出信号和所述数控振荡器114输出信号的相位和频率，经过所述数字环路低通滤波器116后，所述数字锁相环101输出频率锁定和低抖动的控制电压u。，所述控制电压U。正比于所述模数转换器103的输出信号幅度且控制所述数控振荡器114输出信号频率和相位，并满足U。=-Rf (Y1^jwradCp)Uex，数字锁相环的导纳Y满足Y = l/Rm+joCp，其中Cp为寄生电容的测量值，Cp的最大值满足C p= (u ex2/u0-l) / (j ω ex2Rs)，所述控制电压U。作为所述数字频率合成器102的输入信号。