，参照附图对本发明的实施方式进行说明。
[0044](第1实施方式）
[0045]首先，对本发明的第1实施方式进行说明。图1示出了作为本实施方式的开关电 路的一例的开关电路100的结构。在图1中，示出了在与构成开关电路100的半导体基板 的主面垂直的方向上俯视观察（从上方观察半导体基板的主面）开关电路100的状态。图 2示出了沿图1的A-A'线的截面结构。开关电路100具有漏极布线31、源极布线32、栅极 布线33、去耦布线101、漏极区域D、源极区域S、栅极电极GA、漏极触点CAD、源极触点CAS 以及栅极触点CAG。
[0046] 作为开关电路100的基座的半导体基板使用P型Si基板34。开关电路100由 NM0S晶体管形成。P型Si基板34是半导体层，该半导体层包括源极区域S、漏极区域D以 及配置于源极区域S和漏极区域D之间的通道区域CH。源极区域S和漏极区域D是与P型 Si基板34杂质浓度不同的区域。源极区域S在P型Si基板34的表面露出，并与源极触点 CAS相连接。漏极区域D在P型Si基板34的表面露出，并与漏极触点CAD相连接。通道区 域CH配置于P型Si基板34的表面附近。在开关电路100进行动作时，在通道区域CH内 形成有作为电流路径的通道。
[0047]P型Si基板34上形成有由多晶硅构成的栅极电极GA。栅极电极GA与通道区域 CH对置配置。另外，栅极电极GA经由栅极触点CAG与形成于第1金属层的栅极布线33相 连接。漏极区域D经由漏极触点CAD与形成于第1金属层的漏极布线31相连接。源极区 域S经由源极触点CAS与形成于第1金属层的源极布线32相连接。
[0048] 在图1所示的例子中，栅极布线33配置为当在与P型Si基板34的主面垂直的方 向上俯视观察（从上方观察半导体基板的主面）开关电路100时与通道区域CH不重合。从 漏极布线31的位置观察，漏极布线31朝向与源极布线32所配置的方向相反的方向（图1 中的左方向）延伸。从源极布线32的位置观察，源极布线32朝向与漏极布线31所配置的 方向相反的方向（图1中的右方向）延伸。
[0049] 在P型Si基板34的上方，没有形成上述的栅极电极GA、各触点以及各布线的位置 是由绝缘材料形成的绝缘层INS。即，绝缘层INS配置为在内部包含有源极区域S、漏极区 域D以及栅极电极GA。源极布线32由导电率高于作为半导体层的P型Si基板34的第1 材料形成，与源极区域S相连接。漏极布线31由导电率高于作为半导体层的P型Si基板 34的第2材料形成，与漏极区域D相连接。
[0050] 在图1中，漏极触点CAD和源极触点CAS分别配置有4个。当增加漏极触点CAD 和源极触点CAS的个数时，漏极触点CAD和源极触点CAS之间形成有寄生电容。因此，漏极 触点CAD和源极触点CAS优选分别配置1个或2个以上，即在半导体制造工序中能够确保 成品率的最小个数。
[0051] 另外，开关电路100在形成有漏极布线31、源极布线32以及栅极布线33的第1 金属层上具有去耦布线101。即，漏极布线31、源极布线32、栅极布线33以及去耦布线101 形成于同一层。去耦布线101由导电率高于作为半导体层的P型Si基板34的第3材料形 成，并配置在源极布线32和漏极布线31之间。因此，去耦布线101与源极布线32对置，并 且与漏极布线31对置。
[0052] 去耦布线101配置在漏极区域D上，并与地线GND相连接。另外，去耦布线101配 置为在与P型Si基板34的主面垂直的方向上俯视观察（从上方观察半导体基板的主面） 作为半导体层的P型Si基板34时与栅极电极GA不重合。
[0053]在本实施方式的例子中，构成源极布线32的第1材料、构成漏极布线31的第2材 料、以及构成去耦布线101的第3材料是同一材料（例如金属）。这些材料的1个以上也可 以与其他材料不同。即，第1材料可以仅与第2材料和第3材料的一方相同，也可以与两方 都相同，也可以与哪一方都不相同。第2材料和第3材料也是同样。
[0054] 图3示出了上述那样构成的开关电路100的周边的结构。当模拟信号被输入到漏 极布线31时，开关电路100向源极布线32输出模拟信号。栅极布线33被输入控制信号 ?SH。在控制信号?SH处于High状态（逻辑值"1"）的情况下，栅极电极GA的下方的通 道区域CH内形成通道，开关电路100处于漏极区域D(输入）和源极区域S(输出）导通的 0N状态（导通状态）。另外，在控制信号?SH处于Low状态（逻辑值"0"）的情况下，栅极 电极GA的下方的通道区域CH内的通道消失，处于漏极区域D(输入）和源极区域S(输出） 不导通（漏极区域D(输入）和源极区域S(输出）被切断）的OFF状态（非导通状态）。
[0055]在开关电路100中，通过漏极布线31和与地线GND相连接的去耦布线101而在漏 极布线31和地线GND之间形成第1寄生电容Cdg。同样，在开关电路100中，通过源极布线 32和与地线GND相连接的去耦布线101，在源极布线32和地线GND之间形成第2寄生电容 Csg〇
[0056]接着，对本实施方式的动作进行说明。图4示出了开关电路100的信号（控制信 号?SH、去耦布线101的电压、漏极布线31的电压、源极布线32的电压）的波形。图4的 横方向表示时间，图4的纵方向表示电压。另外，在图4中示出了开关电路100的状态（0N 状态（导通状态）、OFF状态（非导通状态））。
[0057] 首先，控制信号?SH从Low状态（逻辑值"0"）变为High状态（逻辑值"1"），由 此，开关电路100处于漏极区域D(输入）和源极区域S(输出）导通的0N状态（图4的定 时tl)。由此，作为开关电路100的输出的源极布线32的电压成为与作为开关电路100的 输入的漏极布线31的电压相同的电压VI。之后，在规定的期间（第1期间）内，控制信号 ?SH处于High状态（逻辑值"1"），开关电路100处于0N状态。
[0058] 经过第1期间之后，控制信号?SH从High状态（逻辑值"1"）变为Low状态（逻 辑值"〇"），由此，开关电路100处于漏极区域D(输入）和源极区域S(输出）不导通（漏 极区域D(输入）和源极区域S(输出）被切断）的OFF状态（图4的定时t2)。之后，在规 定的期间（第2期间）内，控制信号?SH处于Low状态（逻辑值"0"），开关电路100处于 OFF状态。
[0059] 在图4所示的例子中，当该开关电路100处于OFF状态时，作为开关电路100的输 入的漏极布线31的电压从电压VI变为电压V2(图4的定时t3)。此时，开关电路100的漏 极区域D(输入）和源极区域S(输出）不导通，并且在漏极布线31和源极布线32之间不 存在寄生电容。因此，源极布线32的电压一直为电压V2,电压值没有产生偏差。
[0060] 经过第2期间之后，控制信号OSH从Low状态（逻辑值"0"）变为High状态（逻 辑值" 1"），由此，开关电路100处于漏极区域D(输入）和源极区域S(输出）导通的0N状 态（图4的定时t4)。由此，作为开关电路100的输出的源极布线32的电压成为与作为开 关电路100的输入的漏极布线31的电压相同的电压V2。由于去耦布线101与地线GND连 接，因此去耦布线101的电压在地线GND上是恒定的。
[0061] S卩，在图4所示的例子中，根据栅极电极GA的电压，在第1期间内源极区域S和漏 极区域D处于0N状态（导通状态），在与第1期间不同的第2期间内，源极区域S和漏极区 域D处于OFF状态（非导通状态）。另外，源极布线32或漏极布线31的电压（图4所示的 例子中为漏极布线31的电压）在第2期间内变化，去耦布线101的电压在第2期间内是恒 定的。
[0062] 如上所述，根据图1中示出的结构，由于在漏极布线31和源极布线32之间配置有 去耦布线101，因此在漏极布线31和源极布线32之间不容易形成寄生电容。因此，即使在 开关电路100处于OFF状态而保持输出电压期间输入电压发生了变化的情况下，也能够抑 制电压值的偏差（串扰）。
[0063] 在本实施方式中，与去耦布线101连接的电压是地线GND，但并不限于此。例如，与 去耦布线101连接的电压也可以是电源电压，此外还可以是地线GND或电源电压以外的规 定的恒定电压。另外，只要是去耦布线101的电压的变化时间（频率）比第2期间充分长 (慢），则与去耦布线101连接的电压也可以不是恒定电压。
[0064]另外，在本实施方式中，去耦布线101配置于漏极区域D上，但并不限于此。例如， 去耦布线101也可以配置于源极区域S上或栅极电极GA上。
[0065]另外，在本实施方式中，开关电路100是NM0S晶体管，但并不限于此。例如，开关 电路100也可以由PM0S晶体管或NM0S晶体管与PM0S晶体管的组合构成。在开关电路100 由PM0S晶体管构成的情况下，开关电路100相对于控制信号?SH的动作（状态）与开关 电路100由NM0S晶体管构成的情况下的动作（状态）相反，但效果相同。例如，根据栅极 电极的电压，在第1期间内源极区域和漏极区域处于0N状态（导通状态），在与第1期间不 同的第2期间内，源极区域和漏极区域处于OFF状态（非导通状态）。另外，源极布线的电 压在第2期间内变化，去耦布线101的电压在第2期间内是恒定的。
[0066] 另外，在本实施方式中，开关电路100构成为将漏极区域D作为输入，将源极区域S 作为输出，但并不限于此。例如，开关电路1〇〇也可以构成为将源极区域S作为输入，将漏 极区域D作为输出。
[0067] 另外，在本实施方式中，构成开关电路100的布线的金属层只是第1金属层，但并 不限于此。在半导体制造工艺中，一般而言，金属层有多层。当在作为第1金属层的上一层 的金属层的第2金属层以上的金属层上也形成有漏极布线和源极布线的情况下，去耦布线 只要形成在与漏极布线和源极布线相同的金属层上即可。