专利名称：电路板及其应用的制作方法
技术领域：
本发明是属于电路板的一种结构，及该电路板结合具有半导体芯片的结构应用。
背景技术：
如图16所示，为现有半导体的构装体IA剖视图，该构装体IA包含有电路板5、芯片20、电性传输线60及封装体10，其中，该电路板5具有一绝缘体40、二导电线路7及一导电通路7K，该绝缘体40具有侧边44、第一表面41及相对应的第二表面42，而各导电线路 7分别具有侧边7C、第一上表面7A及相对应的第一下表面7B，且各导电线路7的第一下表面7B分别与绝缘体40的第一表面41或第二表面42结合，该导电通路7K被绝缘体40包覆，且导电通路7K的两端分别将设置在与绝缘体40第一表面41及第二表面42相对应的导电线路7接合，使二相对应的导电线路7彼此电性连通，而该导电通路7K是借由钻孔与电镀或塞孔的制作过程而制成，如此会增加该电路板5的制造工序与成本 ’一芯片20，芯片 20具有侧边24、导电端23、第一表面21及相对应的第二表面22，其中导电端23设置在第一表面21用以供对外电性连接用，而第二表面22与电路板5的绝缘体40第一表面41接合；一电性传输线60，该电性传输线60实施为导电线，电性传输线60的两端分别与芯片20 导电端23及一导电线路7第一上表面7A接合，令芯片20导电端23与导电线路7电性连通；一封装体10，该封装体10设置在绝缘体40第一表面41，并包覆电路板5、芯片20及电性传输线60。上述图16所示的构装体1A，因芯片20、导电线路7及封装体10分别设置在绝缘体40的表面，令构装体IA的厚度Ta是由电路板5厚度T5、芯片20厚度T20及封装体10 厚度TlO加总而成，其中，电路板5的厚度T5是由绝缘体40厚度T40及导电线路7厚度T7 加总而成；为满足产品轻、薄、短及小的发展趋势，因此，以减少电路板5导电线路7的厚度 T7或芯片20的厚度T20达到降低构装体IA厚度Ta的有效方法之一，但是，要降低导电线路7厚度T7或芯片20厚度T20，需增购减薄的生产设备，同时，该电路板5导电线路7厚度 T7及芯片20的厚度T20无法成为“零”的，也就是说，当导电线路7厚度T7或芯片20厚度T20是“零”时，就表示位于电路板5的导电线路7及芯片20为不存在的，因此，令构装体(lockage) IA厚度Ta是无法有效降低而不利于产业运用。
发明内容
本发明所要解决的主要技术问题在于，克服现有技术存在的上述缺陷，而提供一种电路板及其应用，是提供一个将导电线路侧边被电路板绝缘体包覆的结构，使电路板的厚度因不包含有导电线路的厚度而得以更薄，并可再结合一半导体的芯片于本发明的电路板中，令芯片的侧边是被电路板的绝缘体包覆，使电路板的厚度因不包含有芯片的厚度而更厚，进而使构装体的厚度得以更薄以利于产业的使用。本发明解决其技术问题所采用的技术方案是一种电路板，其特征在于，包括一绝缘体，该绝缘体具有侧边、第一表面及相对应的第二表面；一导电线路，该导电线路是由一个上部及一个下部组成，该上部具有第一侧边、第一宽度、第一长度、第一上表面及相对应的第一下表面，该上部第一上表面亦可实施为该导电线路的第一上表面，该下部具有第二侧边、第二宽度、第二长度、第二上表面及相对应的第二下表面，该下部第二下表面亦可实施为该导电线路的第二下表面，其中，上部是借第一下表面的一部分与下部第二上表面的至少一部分接合，据此，该下部就是与上部堆叠结合在一起，该绝缘体包覆该导电线路，令该导电线路埋设在该绝缘体内，其中，令该绝缘体至少包覆上部第一下表面的一部分及第一侧边的一部分，并令第一上表面不被绝缘体包覆而裸露于绝缘体第一表面外部，同时，上部的第一长度比下部的第二长度更长，令上部第一下表面的一部分不与下部接合。前述的电路板，其中导电线路下部的第二上表面及第二侧边被绝缘体包覆，而下部的第二下表面不被绝缘体包覆。前述的电路板，其中导电线路下部的第二上表面、第二下表面及第二侧边被绝缘体包覆。前述的电路板，其中导电线路的上部的第一上表面或下部的第二下表面凹陷于绝缘体表面或不凸出于绝缘体表面。前述的电路板，其中导电线路第二侧边的一部分或第一侧边的一部分不被绝缘体包覆而裸露于绝缘体外部。前述的电路板，其中导电线路上部更具有一第三下表面，该第三下表面位于上部第一下表面与下部第二侧边之间，且上部第三下表面及下部第二侧边皆不与绝缘体接合， 令绝缘体与下部的第二侧边之间具有一容置空间。前述的电路板，其中电路板还至少具有一层的导电层，该导电层设置在不被绝缘体包覆的导电线路表面。前述的电路板，其中导电线路的下部的第二宽度比上部的第一宽度更宽，令下部第二上表面的一部分不与上部第一下表面接合，使该下部的至少一部分可以在绝缘体第二表面延伸。前述的电路板，其中电路板还包含有一第三绝缘体，该第三绝缘体至少具有侧边、 第一表面及相对应的第二表面，第三绝缘体的第二表面与电路板绝缘体的第一表面或第二表面接合。前述的电路板，其中电路板更包含有一第二导电线路，且第三绝缘体更是包含有一孔洞，该孔洞令导电线路的一部分裸露于该孔洞外部；该第二导电线路设置在第三绝缘体第一表面并借该孔洞与导电线路接合。前述的电路板，其中电路板还包含有一孔洞。前述的电路板，其中电路板还包含有一芯片，该芯片具有第一表面、第二表面、导电端及侧边，其中，导电端设置在该芯片第一表面，并令芯片侧边的至少一部分被绝缘体包覆而不裸露于绝缘体外部，据此，令芯片埋设在绝缘体内，且芯片第一表面裸露于绝缘体外部。前述的电路板，其中电路板还包含有一电性传输线，该电性传输线实施为导电线或导电膏，该电性传输线的两端分别与芯片导电端及导电线路结合。前述的电路板，其中电路板还包含有一孔洞、芯片及黏胶，该黏胶设置在电路板孔洞内，而该芯片设置在电路板孔洞内，芯片具有第一表面、第二表面、导电端及侧边，其中， 导电端设置在第一表面，而芯片侧边借黏胶而与绝缘体接合。前述的电路板，其中电路板还包含有一电性传输线，该电性传输线实施为导电线或导电膏，该电性传输线的两端分别与芯片导电端及导电线路结合。本发明电路板是一种电路板，其特征在于，包括一绝缘体，该绝缘体具有侧边、第一表面及相对应的第二表面；一导电线路，该导电线路具有第一侧边、第一上表面及相对应的第一下表面， 其中，导电线路第一侧边被绝缘体包覆而不裸露于绝缘体外部，令该导电线路埋设在该绝缘体内，并令导电线路第一上表面裸露于绝缘体第一表面外部；至少一导电层，该导电层设置在不被绝缘体包覆的导电线路第一上表面；一芯片，该芯片具有第一表面、第二表面、导电端及侧边，其中，导电端设置在第一表面，该芯片侧边被绝缘体包覆而不裸露于绝缘体外部，令该芯片埋设在该绝缘体内，并令芯片与导电线路相邻设置，而芯片第一表面裸露于绝缘体第一表面外部。前述的电路板，其中电路板还包含有一电性传输线，该电性传输线实施为导电线或导电膏，该电性传输线的两端分别与芯片导电端及导电线路结合。前述的电路板，其中电路板还包含有一第三绝缘体，该第三绝缘体至少具有侧边、 第一表面及相对应的第二表面，第三绝缘体的第二表面与电路板绝缘体的第一表面接合。前述的电路板，其中电路板更包含有一第二导电线路，且第三绝缘体更包含有一孔洞，该第三绝缘体的孔洞令导电线路的一部分裸露于该第三绝缘体孔洞外部，同时，该第二导电线路设置在第三绝缘体第一表面并借该第三绝缘体孔洞与导电线路接合。本发明的有益效果是，是提供一个将导电线路侧边被电路板绝缘体包覆的结构， 使电路板的厚度因不包含有导电线路的厚度而得以更薄，并可再结合一半导体的芯片于本发明的电路板中，令芯片的侧边是被电路板的绝缘体包覆，使电路板的厚度因不包含有芯片的厚度而更厚，进而使构装体的厚度得以更薄以利于产业的使用。
下面结合附图和实施例对本发明进一步说明。图IA是本发明电路板的俯视图；图IB 图ID是本发明电路板沿图IA电路板中心线切割而成的三种剖视图；图2A是本发明电路板的俯视图；图2B是本发明电路板沿图2A电路板中心线切割成的剖视图；图3 图5是本发明电路板的剖视图；图6 图7是本发明电路板导电线路具有导电层的剖视图；图8 图10是本发明电路板被第三绝缘体包覆的剖视图；图11 图12是本发明电路板具有一芯片的剖视图；图13 图14是本发明电路板具有芯片及电性传输线的剖视图；图15是本发明电路板结合载具的剖视图；图16是现有半导体的构装体及其电路板的剖视图。图中标号说明
10封装体16第一表面19 孔洞21第一表面23导电端30 载具32第二表面40绝缘体42、47 第二表面43 孔洞49容置空间4B第二绝缘体58 孔洞68电性传输线70、7导电线路711第一上表面714 第一侧边721第二上表面724 第二侧边734第三侧边7A第一上表面7C 侧边81第一表面80 黏胶92第二导电层CL中心线Hp 高度L72 第二长度WI2 第二宽度T5、T7、T10、T20、
15保护层 17第二表面 20芯片 22第二表面 24侧边 31第一表面 39孔洞
41、46第一表面 44、48侧边 45第三绝缘体 4Α第一绝缘体 5、50、55电路板 60电性传输线 69另一电性传输线 71上部 712第一下表面 72下部
722第二下表面 732第三下表面 75第二导电线路 7Β第一下表面 7Κ导电通路 82第二表面 91第一导电层 100、1Α构装体 Hd深度 L71第一长度 W71第一宽度 Ta, Tp厚度 〕、Τ50、Τ70 厚度
具体实施例方式下列图IA 图14所示的电路板，是借由改变设置导电线路的位置，用以减少电路板厚度的结构，说明如下图IA 图ID所示，是本发明电路板50基本结构的俯视图及剖视图，其中，图IA 是俯视图，而图IB 图ID是沿着图IA电路板50的中心线CL切割而成的三种形状的结构剖视图，其中，图IA 图ID所示的导电线路70特征是该导电线路70是由一个上部71及一个下部72组成，并令该上部71及下部72为堆叠设置，且上部71与下部72是彼此电性连通的，如此，令导电线路70上部71及下部72的一部分分别位于绝缘体40第一表面41与第二表面42，用以对外电性连接，据此，电路板50不需要如图16所示的导电通路7K就可使分别位于绝缘体40第一、第二表面41、42的导电线路70电性连通，且不需有生产导电通路7K的设备与制作成本，使电路板50的成本得以降低，同时，因导电线路70是由一个金属材料制成，令该上部71与下部72是一体成形(Unitary)，所以导电线路70上部71与下部 72间彼此接合的区域不会产生一界面(Interface)，据此，导电线路70就不会因上部71与下部72间是具有界面而降低产品的信赖性，因为，在制作导电线路的过程中，若是以堆积 (Build up)的方式要将二个金属材料(亦就是上部71及下部7 接合在一起时，在二个金属接合的界面会有受到化学污染或金属氧化的风险，进而造成界面的龟裂(Crack)或阻抗 (Impedance)增加，因此，容易造成电路板的损坏或信赖性(Reliability)降低，同时，绝缘体40亦是一体成形(Unitary)，所以绝缘体40的内部就不会产生一界面，据此，绝缘体40 就不会因该界面而产生剥离(Peel off)的现象，而造成电路板50的损坏，详细说明如下
首先，如图IA与图IB所示，包含有一绝缘体40，绝缘体40是一种绝缘物质， 是实施为环氧树脂(Epoxy)或陶瓷或树脂(Resin)或防焊漆(Solder mask)或聚氩酰胺 (Polyimide)或其它适用的绝缘物质，该绝缘体40具有侧边44、第一表面41及相对应的第二表面42 ；—导电线路70，导电线路70是由导体制成，该导体可实施为是以铜或铝为主要材料或其它适用的金属，该导电线路70是由一个上部71及一个下部72组成，该上部71具有第一侧边714、第一宽度W71、第一长度L71、第一上表面711及相对应的第一下表面712， 该上部71第一上表面711亦可实施为该导电线路70的第一上表面，该下部72具有第二侧边724、第二宽度W72、第二长度L72、第二上表面721及相对应的第二下表面722，该下部72 第二下表面722亦可实施为该导电线路70的第二下表面，其中，上部71是借第一下表面 712的一部分与下部72第二上表面721的至少一部分接合，据此，该下部72就是与上部71 堆叠结合在一起，并令该导电线路70成为一个一体成形的(Unitary)导体，该绝缘体40包覆该导电线路70 (上部71及下部7 ，令该导电线路70埋设在该绝缘体70内，其中，令该绝缘体40至少包覆上部71第一下表面712的一部分及第一侧边714的一部分，并令第一上表面711不被绝缘体包覆而裸露于绝缘体40第一表面41外部，同时，上部71的第一长度L71比下部72的第二长度L72更长，令上部71第一下表面712的一部分不与下部72接合，使该上部71的至少一部分可以在绝缘体40第一表面41延伸，借由上部71可在绝缘体 40第一表面41延伸，使电路板50更具实用性，而该第一侧边714的一部分亦可依需求，不被绝缘体40包覆而裸露于绝缘体40的侧边44外部；除了上述特征外，并令该绝缘体40至少包覆下部72的第二上表面721及第二侧边724，且令第二下表面722不被绝缘体40包覆而裸露于绝缘体40第二表面42外部，其中，因为该绝缘体40更包覆下部72的第二上表面 721及第二侧边724，并令第二下表面722不被绝缘体40包覆而裸露于绝缘体40第二表面 42外部，其中，因为导电线路70下部72的第二上表面721亦被绝缘体40包覆，令导电线路70被绝缘体40包覆的面积得以增加，令导电线路70被绝缘体40包覆得更稳固，因此， 更可避免导电线路70自绝缘体40剥离的问题，而能提高电路板50的质量信赖性，同时，导电线路70第一上表面711及第二下表面722分别不凸出且齐平于绝缘体40的第一表面41 或第二表面42，且导电线路70的下部72第二宽度W72比上部71第一宽度W71更宽，令下部72第二上表面721的一部分不与上部71接合，令该下部72的至少一部分可以在绝缘体 40第二表面42延伸，借由下部72可在绝缘体40第二表面42延伸，使电路板50更具实用性；就电路板50厚度T50而言，因导电线路70被绝缘体40包覆，令电路板50因不含导电线路70厚度T70而与绝缘体40厚度T40相同，据此，导电线路70厚度T70就视同为”零” 厚度，使电路板50厚度T50得以减少到最薄，以满足于产品轻、薄、短、小的发展趋势。如图IA与图IC所示，图IA与图IC的特征及说明均与图IA与图IB所示的相似， 其不同点如下图IC所示的导电线路70下部72第二下表面722是依需求凸出于绝缘体 40第二表面42 —高度Hp，令导电线路70第二下表面722及第二侧边724的一部分不被绝缘体40包覆而裸露于绝缘体40第二表面42，使电路板50可借该凸出的部分提升与锡膏 (Solder paste)或锡球(Solder hall)或其它导电物质的接合面积，用以提升电路板50与锡膏等的接合质量；同理，导电线路70上部71第一上表面711亦可依需求凸出于绝缘体 40第一表面41 一高度(未绘示)，令导电线路70第一上表面711及第一侧边714的一部分不被绝缘体40包覆而裸露于绝缘体40第一表面41外部，用以提升电路板50与锡膏等的接合质量。如图IA与图ID所示，图IA与图ID的特征及说明均与图IA与图IB所示的相似，其不同点如下图ID所示的导电线路70第二下表面722是依需求不凸出且凹陷于绝缘体40第二表面42 —深度Hd，电路板50可借凹陷的深度Hd再设置至少一层的导电层 (Conductive layer)于导电线路70的表面(参阅图7的说明)，用以提升电路板50与电性传输线(参阅图13的标号“60”)或锡膏等的接合品质。图2A 图2B所示，是电路板50的俯视图及剖视图，其中图2A是俯视图，而图2B 是是沿着图2A中心线CL切割而成的一种剖视图，包含有一绝缘体40，该绝缘体40具有侧边44、第一表面41及相对应的第二表面42 ； —导电线路70，该导电线路70是由一个上部71及一个下部72组成，该上部71具有第一侧边714、第一宽度W71、第一长度L71、第一上表面711及相对应的第一下表面712，该上部71第一上表面711亦可实施为该导电线路 70的第一上表面，该下部72具有第二侧边724、第二宽度W72、第二长度L72、第二上表面 721及第二下表面722，该下部72第二下表面722亦可实施为该导电线路70的第二下表面，其中，上部71是借第一下表面712的一部分与下部72第二上表面721的至少一部分接合，据此，该下部72就是与上部71堆叠结合在一起，并令该导电线路70成为一个一体成形的(Unitary)导体，该绝缘体40包覆该导电线路70的，令该导电线路70埋设在该绝缘体 70内，其中，该绝缘体40至少包覆上部71第一下表面712的一部分及第一侧边714的一部分，并令第一上表面711不被绝缘体包覆而裸露于绝缘体40第一表面41外部，同时，上部71的第一长度L71比下部72的第二长度L72更长，令上部71第一下表面712的一部分不与下部72接合，使该上部71的至少一部分可以在绝缘体40第一表面41延伸，借由上部 71可在绝缘体40第一表面41延伸，使电路板50更具实用性；除了上述特征外，该绝缘体 40更是包覆第二侧边724，并令第二下表面722不被绝缘体40包覆而裸露于绝缘体40第二表面42外部，其中，第一上表面711、第二下表面722分别不凸出且凹陷于绝缘体40的第一表面41、第二表面42 —深度Hd，令电路板50可借凹陷的深度Hd再设置至少一层的导电层于导电线路70的表面(参阅图7的说明)，用以提升电路板50的接合质量。如图3所示，是以图IB为基础而演变的电路板50，该电路板50的特征及说明均与图IB所示的电路板50相似，其不同点如下图3所示导电线路70的下部72是依需求而具有第三下表面732及第三侧边734，且第三下表面732及第三侧边734位于第二侧边7 及第二下表面722之间，其中，第三下表面732、第三侧边734皆不与绝缘体40接合而裸露在绝缘体40外部，据此，令绝缘体40与下部72第三侧边734之间具有一容置空间49用以供设置锡膏或导电层或其它适用的物质，令导电线路70借第三侧边734提升与其它物质的接合面积，用以提升电路板50的质量信赖性。如图4所示，是以图IB为基础而演变的电路板50，该电路板50的特征及说明均与图IB所示的电路板50相似，其不同点如下图4所示的导电线路70上部71具有一第三下表面732，该第三下表面732位于上部71第一下表面712与下部72第二侧边7M之间， 且上部71第三下表面732、下部72第二侧边724皆不与绝缘体40接合而裸露在绝缘体40 外部，据此，令绝缘体40与下部72第二侧边7M之间具有一容置空间49用以供设置锡膏或导电层或其它物质用，电路板50可借第二侧边7M提升与其它物质的接合面积，用以提升电路板50的接合质量。如图5所示，是以图ID为基础而演变的电路板50，该电路板50的特征及说明均与图ID所示的电路板50相似，图5所示的第一不同点是电路板50的导电线路70第二下表面722被绝缘体40包覆，而不裸露于绝缘体40外部；而第二不同点是电路板50的绝缘体 40是由第一绝缘体4A及第二绝缘体4B组成，该绝缘体40亦是具有第一表面41、第二表面 42及侧边44，其中，第一绝缘体4A与第二绝缘体4B堆叠接合在一起，该第一绝缘体4A包覆导电线路70上部71第一侧边714，而第二绝缘体4B包覆导电线路70上部71的第一下表面712、下部72第二侧边7M及下部72第二下表面722，且可依需求令第一、第二绝缘体 4A、4B是由相同或不同热膨胀系数(Coefficient of thermal expansion)的绝缘材料组成，用以改善电路板50的曲翘(Warpage)问题及提升质量信赖性；而该导电线路70第一上表面711亦可依需求被绝缘体40包覆，而不裸露于绝缘体40第一表面41外部(未绘示)。由图IA 图5所述得知本发明电路板50可依需求，令导电线路70第一上表面 711或第二下表面722裸露或不裸露于绝缘体40第一表面41或第二表面42，亦可依需求令导电线路70第一上表面711或第二下表面722凸出或不凸出于绝缘体40第一表面41 或第二表面42;此外，亦可令各电路板50与防焊漆或导电层或芯片等其它物件结合，令电路板50更广泛地应用于电子产业以达实用的功效，兹列举图6 图15实施例的剖视图说明如图6所示，是以图IC为基础而演变的电路板50，该电路板50的特征及说明均与图IC所示的电路板50相似，其不同点如下图6所示电路板50还包含有一导电层，该导电层实施为第一导电层91，该第一导电层91实施为镍或铜或钯或银或其它适当的导电物质，用以提升与其它导电物质(如镍或金或银或铜或钯或锡等)的接合强度，该第一导电层91分别设置在不被绝缘体40包覆的导电线路70的表面，也就是导电线路70第一上表面711、第二下表面722及第二侧边724的一部分；由上述说明得知只要是导电线路70没有受到绝缘体40包覆而裸露在绝缘体40外部的部分，均可设置至少一层的导电层，同时， 该导电层与导电线路70结合后，使导电层亦可依需求视为导电线路70的一部分，令导电线路70不被绝缘体40包覆的导电线路70表面分别由导电层组成。如图7所示，是以图2B为基础而演变的电路板50，该电路板50的特征及说明均与图2B所示的电路板50相似其不同点如下图7所示电路板50更包含了二第一导电层91 及二第二导电层92，各第一导电层91及各第二导电层92分别堆叠设置在不被绝缘体40包覆的导电线路70上部71的第一上表面711与下部72第二下表面722，其中，各第一导电层 91分别与导电线路70上部71的第一上表面711及下部72的第二下表面722接合，同时各第二导电层92分别与第一导电层91接合并裸露于绝缘体40外部，用以供电性连接用，其中，因第一、第二导电层91、92设置在凹陷于绝缘体40的导电线路70表面，令各导电层的侧边(未标示)与绝缘体40接合，进而增加各导电层与绝缘体40的接合面积及结合强度， 以避免第一、第二导电层91、92自绝缘体40剥离，据此，不仅无需增加电路板50的厚度，而且亦可以提升电路板50的质量。如图8所示，是以图ID为基础而演变的电路板50，该电路板50的特征及说明均与图ID所示的电路板50相似，其第一不同点如下图8所示的电路板50更包含有一第三绝缘体45，该第三绝缘体45具有侧边48、第一表面46及相对应的第二表面47，第三绝缘体45的第二表面47与绝缘体40第一表面41接合，其中，导电线路70第一表面711至少有一部分不被第三绝缘体45包覆，借由该第三绝缘体45设置在绝缘体40第一表面41，可以防止电路板50受外力撞击而造成损坏，同时，亦可以防止外来的导电物质造成导电线路 70间电性短路(Short)；第二不同点如下该图8所示电路板50更包含有一孔洞58，该孔洞58可供设置芯片或其它适合的物件用。如图9所示，是以图ID为基础而演变的电路板50，该电路板50的特征及说明均与图ID所示的电路板50相似(参阅图ID说明)，该图9所示的电路板50更包含有一第三绝缘体45，该第三绝缘体45具有侧边48、孔洞43、第一表面46及相对应的第二表面47，第三绝缘体45的第二表面47是与绝缘体40第一表面41接合，其中，导电线路70上部71第一表面711至少有一部分不被第三绝缘体45包覆而裸露于孔洞43外部，供电性连接用；一第二导电线路75，第二导电线路75是依需求供作为重新布线(Re-layout)用，该第二导电线路75设置在第三绝缘体45第一表面46，并借由该第三绝缘体45孔洞43与该导电线路 70上部71第一表面711接合，令该第二导电线路75与该导电线路70能电性连通；一保护层15，该保护层15是一种绝缘物质，其是实施为环氧树脂或树脂或防焊漆或其它适用的绝缘物质，并具有第一表面16、相对应的第二表面17及孔洞19，该保护层15第二表面17是与第三绝缘体45第一表面46接合，并包覆第二导电线路75的一部分，其中第二导电线路 75不被保护层15包覆的部分裸露于保护层15孔洞19外部，供对外电性连接用；由上述说明得知，借由电路板50还设有第二导电线路75，得令电路板50能更广泛的被产业应用，以达到好用、实用的功效。如图10所示，是以图ID为基础而演变的电路板50，该电路板50的特征及说明均与图ID所示的电路板50相似(参阅图ID说明)，该图10所示的电路板50更包含有二第三绝缘体45，各第三绝缘体45分别设置在绝缘体40的第一表面41及第二表面42，其中， 设置在绝缘体40第二表面42的第三绝缘体45包含有一孔洞43，该孔洞43令导电线路70 下部72第二下表面722的至少一部分不被第三绝缘体45包覆而裸露于该第三绝缘体45 外部，供电性连接用；由上述说明得知，借第三绝缘体45设置在绝缘体40的第一、第二表面 41、42，使电路板50能更弹性的被使用。如图11所示，是以图16所示现有的电路板5为比较物件，借以说明本发明电路板 50的进步功效，其中，图11与图16所示的绝缘体、芯片及导电线路的厚度均实施为相同，该图11的电路板50包含有一绝缘体40，绝缘体40具有侧边44、第一表面41及相对应的第二表面42 ；—导电线路70，该导电线路70具有第一侧边714、第一上表面711及相对应的第一下表面712，其中，导电线路70第一侧边714被绝缘体40包覆而不裸露于绝缘体40外部，令该导电线路70埋设在该绝缘体40内，并令导电线路70第一上表面711裸露且不凸出于绝缘体40第一表面41外部；一导电层，该导电层实施为第一导电层91，该第一导电层 91设置在不被绝缘体40包覆的导电线路70表面(也就是导电线路70第一上表面711)， 该第一导电层91侧边(未标号)是被绝缘体40包覆而不裸露于该绝缘体40外部，据此， 令该电路板50不会因为设有该第一导电层91而增加该电路板50的厚度，以利产业应用， 其中，该第一导电层91令该导电线路70易于与电性传输线(参阅图12的标号“68”)等导电物质电连接，并可提升其与外界的接合质量；而该第一导电层91亦可依需求不被绝缘体40包覆(参阅图6所示该位于导电线路70第一上表面711的第一导电层91，其中，该第一导电层91不被绝缘体40包覆，而导电线路70第一上表面711平齐于绝缘体40第一表面41)；一芯片20，芯片20具有第一表面21、第二表面22、导电端23及侧边M，其中，导电端23设置在第一表面21，该芯片20侧边M被绝缘体40包覆而不裸露于绝缘体40外部， 令芯片20埋设在绝缘体40内，且芯片20第一表面21裸露且不凸出于绝缘体40第一表面 41外部，并令芯片20与导电线路70相邻设置；图11所示的电路板50，因导电线路70与芯片20皆埋设在绝缘体40内，使芯片20厚度T20及导电线路70厚度T70在电路板50里可以被视为“零”厚度，令电路板50的厚度T50等于绝缘体40的厚度T40，据此，使电路板50 的厚度T50不会因为包含有芯片20的厚度T20及导电线路70厚度T70而更厚，并令图11 的电路板50厚度T50比图16的电路板5厚度T5更薄，令该电路板50可以更方便地被产业应用；除了上述特征外，该图11所示的芯片20第二表面22依需求被绝缘体40包覆而不裸露于绝缘体40第二表面42外部，而该芯片20第二表面22亦可依需求不被绝缘体40包覆而裸露于绝缘体40第二表面42外部。如图12所示，是以图11的电路板50为基础而演变的电路板55，该电路板55的特征及说明均与图11所示的电路板50相似(参阅图11说明)，其中，电路板55更包含有 一电性传输线68，电性传输线68是一种导电膏O^ste)可实施为具有铜或铝或其它适用金属的膏状物质，且导电膏经过加热固化后可与绝缘体40、导电线路70、第一导电层91、芯片 20等其它物质粘合在一起，该电性传输线68的两端分别与芯片20导电端23及导电线路 70上的第一导电层91接合，令芯片20导电端23与导电线路70电性连通，其中，电性传输线68是自其与芯片20第一表面21导电端23黏合起，然后，再黏合于绝缘体40第一表面 41后，最后再黏合于导电线路70第一上表面711上的第一导电层91，同时，电性传输线68 可依需求，用一种导电线(Wire)替换(参阅图13的标号“60”说明)；一第三绝缘体45，第三绝缘体45设置在电路板50绝缘体40第一表面41，并包覆芯片20第一表面21、电性传输线68及导电线路70第一上表面711上的第一导电层91，该第三绝缘体45具有侧边48、 第一表面46及相对应的第二表面47 ；由上述说明可知，结合其它物件(本例为电性传输线68、第三绝缘体4 可使电路板55能被更广泛的应用，并可依需求在电路板55的第三绝缘体45第一表面46或绝缘体40第二表面42，再结合其它的绝缘体或导电线路，使电路板 55为具有多层导电线路的电路板(参阅图13说明)。如图13所示，是以图9的电路板50为基础而演变的电路板55，该电路板55的特征及说明均与图9所示的电路板50相似(参阅图9说明)，其中，电路板55更是包含有
12一芯片20，芯片20具有侧边M、第一表面21及相对应的第二表面22，其中，第一表面21 具有导电端23用以供电性连接用，该芯片20侧边M被绝缘体40包覆而埋设在绝缘体40 内，且令芯片20与导电线路70为相邻设置，并令芯片20第一表面21裸露于绝缘体40第一表面41 ；二第一导电层91，各第一导电层91分设置在不被绝缘体40包覆的导电线路70 表面(也就是导电线路70第一上表面711及第二下表面72 ，通常第一导电层91的厚度不大于10微米，所以，可将第一导电层91视为导电线路70的一部分，令导电线路70的第一上表面711或第二下表面722就可依需求由第一导电层91组成，用以供电性连接用；一电性传输线60，该电性传输线60是实施为金或银或铜或铝等适用的金属导电线，电性传输线60的两端分别与芯片20导电端23及位于导电线路70第一上表面711的第一导电层91 接合，令芯片20导电端23与导电线路70电性连通；由上述的说明得知结合芯片20及电性传输线60于电路板55中，使电路板55因具有芯片20而更利于使用；同时，因电路板55 导电线路70至少有一部分(导电线路70第二下表面722)是裸露于绝缘体40外部，供对外电连接，据此，电路板阳亦可以被视为一构装体(lockage)。如图14所示，是以图8的电路板50为基础而演变的电路板55，该电路板55的特征及说明均与图8所示的电路板50相似(参阅图8说明)，其中，电路板55更是包含有一黏胶80，黏胶80具有第一表面81及第二表面82，该黏胶80设置在电路板55孔洞58内； 一芯片20，芯片20的结构及特征与图11所示的芯片20相同(参阅图11说明)，该芯片20 设置在电路板58孔洞58内，而芯片20侧边M是借黏胶80而与绝缘体40接合，使芯片20 侧边M是被黏胶80包覆而不裸露于绝缘体40外部，据此，令电路板55的厚度不包含芯片 20侧边M的厚度而得以降低，同时，令芯片20第一表面21裸露于绝缘体40第一表面41 外部，用以供电性连接用；二第一导电层91，各第一导电层91分设置在不被绝缘体40包覆的导电线路70表面(也就是导电线路70第一上表面711及第二下表面722)，通常第一导电层91的厚度不大于10微米，所以，可将第一导电层91视为导电线路70的一部分，令导电线路70的第一上表面711或第二下表面722就是第一导电层91用以供电性连接用；一电性传输线60，该电性传输线60的两端分别与芯片20导电端23及导电线路70第一上表面711接合，令芯片20导电端23与导电线路70电性连通；一第三绝缘体45，其具有第一表面46、第二表面47、开孔43及侧边48，该第三绝缘体45第二表面47与绝缘体40第一表面41接合，并包覆电性传输线60、芯片20、黏胶80及导电线路70上部71第一上表面711 的一部分，且令导电线路70第一上表面711不被第三绝缘体45包覆的部分裸露于该第三绝缘体45开孔43外部，供对外电性连接用；由上述的说明得知结合芯片20及电性传输线60于电路板55中，使电路板55因具有芯片20而更利于产业使用，同时，因电路板55导电线路70至少有一部分裸露于绝缘体40外部，使芯片的电性得以传输到电路板55外部， 据此，电路板阳亦可以被视为一构装体；除了上述特征外，该图14所示的芯片20第二表面 22是依需求被黏胶80包覆而不裸露于黏胶80第二表面82外部，而该芯片20第二表面22 亦可依需求不被黏胶80包覆而裸露于黏胶80第二表面82外部。如图15所示，是以图11的电路板50为基础，再与一载具结合后而组成的一构装体100，该载具可以实施为下列的物件支架(Lead frame)、芯片或各种的电路板或其它适用的载具，该构装体100包含有一载具30，该载具实施为支架，该载具30具有孔洞39、第一表面31及相对应的第二表面32 ； —电路板50，该电路板50的结构及特征是与图11所示的电路板50的结构相同(参阅图11说明)，该电路板50借绝缘体40第二表面42的一部分接合于载具30第一表面31 ；—电性传输线60，该电性传输线60的两端分别与芯片20 及导电线路70电连接；另一电性传输线69，该电性传输线69的两端分别与支架30第一表面31及导电线路70第一上表面711上的第一导电层91接合，据此，令芯片20得借由该电性传输线60及该另一电性传输线69与支架30电性连通，其中该电性传输线60及该另一电性传输线69可依需求实施为金或铜或其它适当的导电线，以符合产业的需求；一封装体 10，该封装体10包覆电路板50、电性传输线60、另一电性传输线69及载具30的一部分，并令载具30第二表面32裸露于封装体10外部；由上述说明可知电路板50可以与其它载具结合而成为一构装体100，其中，本图15所示的电路板50亦可依需求替换成如图13 图 14所示的电路板55，并令图13 图14所示电路板55的导电线路70第二下表面722得借由锡球或导电膏与载具30接合而电性连通，使电路板50、55的使用更广泛。上述各图仅为本发明的较佳实施例，当不能以此限定本发明实施范围，例如图 IA 图2B所示的各导电线路70下部72第二下表面722，亦可依需求被绝缘体40包覆而不裸露于绝缘体40表面；如图IA 图7所示，各电路板50可依需求再设有第三绝缘体45 (参阅图8 图10说明)或第二导电线路75及保护层15 (参阅图9说明)；如图IA 图14所示的各电路板50、55，可实施为母板(Mother board)或为可挠曲(flexible)的电路板，用以设置其它物件用；如图IA 图4所示，该绝缘体40也可以是与图5所示的绝缘体40相同，是由一第一绝缘体4A及一第二绝缘体4B组成；如图IA 图7及图9 图10所示的各电路板50，可依需求更分别具有一如图8所示的孔洞58 ；如图11 图15所示，芯片20下表面22是可依需求裸露于绝缘体40的表面；如图12及图14所示的电路板55，可依需求设置如图13所示的第二导电线路75或保护层15 ；如图6 图7所示，可再增设至少一导电层，令图6的导电线路70具有第二导电层，而图7的导电线路70则具有第三导电层，且该第一、二、三导电层可依需求彼此互换。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种电路板，其特征在于，包括一绝缘体，该绝缘体具有侧边、第一表面及相对应的第二表面；一导电线路，该导电线路是由一个上部及一个下部组成，该上部具有第一侧边、第一宽度、第一长度、第一上表面及相对应的第一下表面，该上部第一上表面亦可实施为该导电线路的第一上表面，该下部具有第二侧边、第二宽度、第二长度、第二上表面及相对应的第二下表面，该下部第二下表面亦可实施为该导电线路的第二下表面，其中，上部是借第一下表面的一部分与下部第二上表面的至少一部分接合，据此，该下部就是与上部堆叠结合在一起，该绝缘体包覆该导电线路，令该导电线路埋设在该绝缘体内，其中，令该绝缘体至少包覆上部第一下表面的一部分及第一侧边的一部分，并令第一上表面不被绝缘体包覆而裸露于绝缘体第一表面外部，同时，上部的第一长度比下部的第二长度更长，令上部第一下表面的一部分不与下部接合。
2.根据权利要求1所述的电路板，其特征在于，所述导电线路下部的第二上表面及第二侧边被绝缘体包覆，而下部的第二下表面不被绝缘体包覆。
3.根据权利要求1所述的电路板，其特征在于，所述导电线路下部的第二上表面、第二下表面及第二侧边被绝缘体包覆。
4.根据权利要求2所述的电路板，其特征在于，所述导电线路的上部的第一上表面或下部的第二下表面凹陷于绝缘体表面或不凸出于绝缘体表面。
5.根据权利要求2所述的电路板，其特征在于，所述导电线路第二侧边的一部分或第一侧边的一部分不被绝缘体包覆而裸露于绝缘体外部。
6.根据权利要求1所述的电路板，其特征在于，所述导电线路上部更具有一第三下表面，该第三下表面位于上部第一下表面与下部第二侧边之间，且上部第三下表面及下部第二侧边皆不与绝缘体接合，令绝缘体与下部的第二侧边之间具有一容置空间。
7.根据权利要求1所述的电路板，其特征在于，所述电路板还至少具有一层的导电层， 该导电层设置在不被绝缘体包覆的导电线路表面。
8.根据权利要求2所述的电路板，其特征在于，所述导电线路的下部的第二宽度比上部的第一宽度更宽，令下部第二上表面的一部分不与上部第一下表面接合，使该下部的至少一部分可以在绝缘体第二表面延伸。
9.根据权利要求1所述的电路板，其特征在于，所述电路板还包含有一第三绝缘体，该第三绝缘体至少具有侧边、第一表面及相对应的第二表面，第三绝缘体的第二表面与电路板绝缘体的第一表面或第二表面接合。
10.根据权利要求9所述的电路板，其特征在于，所述电路板更包含有一第二导电线路，且第三绝缘体更是包含有一孔洞，该孔洞令导电线路的一部分裸露于该孔洞外部；该第二导电线路设置在第三绝缘体第一表面并借该孔洞与导电线路接合。
11.根据权利要求1所述的电路板，其特征在于，所述电路板还包含有一孔洞。
12.根据权利要求7所述的电路板，其特征在于，所述电路板还包含有一芯片，该芯片具有第一表面、第二表面、导电端及侧边，其中，导电端设置在该芯片第一表面，并令芯片侧边的至少一部分被绝缘体包覆而不裸露于绝缘体外部，据此，令芯片埋设在绝缘体内，且芯片第一表面裸露于绝缘体外部。
13.根据权利要求12所述的电路板，其特征在于，所述电路板还包含有一电性传输线，该电性传输线实施为导电线或导电膏，该电性传输线的两端分别与芯片导电端及导电线路纟口口。
14.根据权利要求7所述的电路板，其特征在于，所述电路板还包含有一孔洞、芯片及黏胶，该黏胶设置在电路板孔洞内，而该芯片设置在电路板孔洞内，芯片具有第一表面、第二表面、导电端及侧边，其中，导电端设置在第一表面，而芯片侧边借黏胶而与绝缘体接合。
15.根据权利要求14所述的电路板，其特征在于，所述电路板还包含有一电性传输线， 该电性传输线实施为导电线或导电膏，该电性传输线的两端分别与芯片导电端及导电线路纟口口。
16.一种电路板，其特征在于，包括一绝缘体，该绝缘体具有侧边、第一表面及相对应的第二表面； 一导电线路，该导电线路具有第一侧边、第一上表面及相对应的第一下表面，其中，导电线路第一侧边被绝缘体包覆而不裸露于绝缘体外部，令该导电线路埋设在该绝缘体内， 并令导电线路第一上表面裸露于绝缘体第一表面外部；至少一导电层，该导电层设置在不被绝缘体包覆的导电线路第一上表面； 一芯片，该芯片具有第一表面、第二表面、导电端及侧边，其中，导电端设置在第一表面，该芯片侧边被绝缘体包覆而不裸露于绝缘体外部，令该芯片埋设在该绝缘体内，并令芯片与导电线路相邻设置，而芯片第一表面裸露于绝缘体第一表面外部。
17.根据权利要求16所述的电路板，其特征在于，所述电路板还包含有一电性传输线， 该电性传输线实施为导电线或导电膏，该电性传输线的两端分别与芯片导电端及导电线路纟口口。
18.根据权利要求17所述的电路板，其特征在于，所述电路板还包含有一第三绝缘体， 该第三绝缘体至少具有侧边、第一表面及相对应的第二表面，第三绝缘体的第二表面与电路板绝缘体的第一表面接合。
19.根据权利要求18所述的电路板，其特征在于，所述电路板更包含有一第二导电线路，且第三绝缘体更包含有一孔洞，该第三绝缘体的孔洞令导电线路的一部分裸露于该第三绝缘体孔洞外部，同时，该第二导电线路设置在第三绝缘体第一表面并借该第三绝缘体孔洞与导电线路接合。
全文摘要
一种电路板及其应用，电路板包括一绝缘体，该绝缘体具有侧边、第一表面及相对应的第二表面；一导电线路，该导电线路是由一个上部及一个下部组成，该上部具有第一侧边、第一宽度、第一长度、第一上表面及相对应的第一下表面，该上部第一上表面亦可实施为该导电线路的第一上表面，该下部具有第二侧边、第二宽度、第二长度、第二上表面及相对应的第二下表面，该下部第二下表面亦可实施为该导电线路的第二下表面，其中，上部是借第一下表面的一部分与下部第二上表面的至少一部分接合。本发明令电路板因不含有芯片的厚度而使电路板的厚度不会更厚，用以降低构装体的厚度，使电路板或构装体能满足轻、薄及小的发展趋势。
文档编号H05K1/11GK102244972SQ20111008143
公开日2011年11月16日 申请日期2011年4月1日 优先权日2010年4月8日
发明者王忠诚 申请人:王忠诚