碳化硅半导体装置的制造方法

专利名称：碳化硅半导体装置的制造方法
技术领域：
本发明涉及作为碳化硅半导体装置的大功率用的碳化硅纵型
M0SFET的制造方法。
背景技术：
在作为碳化硅半导体装置之一种的碳化硅M0SFET (Metal Oxide Semiconductor Field Effect Transistor)的制造方法中，为得到 使接通电阻一致的碳化硅MOSFET，需要使沟道长度均匀且使阈值电压 一致。
为得到均匀的沟道长度，在现有的碳化硅半导体装置的制造方法 中，通过在碳化硅衬底上顺序进行无机材料掩模图案的形成、第一导 电型杂质离子的注入、无机材料膜向无机材料掩模图案上的形成和反 复蚀刻、第二导电型杂质离子的注入，在将无机材料掩模图案的宽度 放大了的部分自调整地(self-alignment)形成沟道区域(例如专利 文献l)。
另外，在现有的薄膜晶体管的制造方法中，作为自调整地形成LDD (Lightly DopedDrain)部的方法，有如下方法，即顺序进行在成 为电极的膜上形成基部的宽度比顶部的宽度大的抗蚀图案后将成为栅 电极的膜除去并进行高浓度离子注入、通过干蚀刻除去抗蚀图案的一 部分厚度、除去成为栅电极的膜并进行低浓度离子注入(例如专利文 献2)。
专利文献l:(日本)特开2006-128191号公报(第9~13页) 专利文献2:(日本)特开2002-343810号公报(第4 ~ 6页) 在专利文献1这种现有的碳化硅半导体装置的制造方法中，由于 为使无机材料掩模图案的宽度加宽而进行无机材料膜的全面反复蚀
刻，故无机材料掩模图案的宽度加宽后的部分的形状产生偏差，与宽 度加宽前的无机材料掩模图案相比，截面形状的边缘部分变圆，或侧 面部分的倾斜角度不稳定，导致基底部分的宽度加宽的长度产生偏差。 这样，由于不能从宽度加宽前的无机材料掩模图案保角映射
(conformal mapping manner)地改变截面形状而加宽宽度，故在宽 度加宽后的部分形成的沟道区域的宽度不稳定，存在接通电阻产生偏 差的问题。
另外，在碳化硅半导体装置的沟道区域的自调整的形成方法中使 用现有的薄膜晶体管的制造方法中的通过利用干式蚀刻除去基部宽度 比顶部宽度大的抗蚀图案的一部分厚度来减小抗蚀剂掩模的宽度的方 法的情况下，未被抗蚀图案覆盖的碳化硅层的表面由于暴露于等离子 下，可能会引起在成为沟道区域的碳化硅膜的表面产生等离子损伤引 起的电荷，且碳化硅半导体装置的阈值电压变动这样的问题。

发明内容
本发明是鉴于上述这些问题而开发的，其目的在于提供一种自调 整地制造沟道长度均匀且阈值电压一致的碳化硅半导体装置的方法。
本发明的碳化硅半导体装置的制造方法包括以下工序在碳化硅 衬底上的碳化硅层的表面形成第一抗蚀图案的第一掩模形成工序；向 形成有所迷第 一抗蚀图案的所述碳化硅层注入第 一导电型的杂质离子 的第一离子注入工序；通过蚀刻减小所述第一抗蚀图案的宽度形成第 二抗蚀图案，并且在未被所述第二抗蚀图案覆盖的所述碳化硅层的表 面形成堆积层的第二掩模形成工序；和经由所述堆积层向形成有所述 第二抗蚀图案的所述碳化硅层注入第二导电型的杂质离子的第二离子 注入工序。
根据本发明，能够自调整地制造沟道长度均匀且阈值电压一致的 碳化硅半导体装置。


图1是表示本发明实施方式1的碳化硅半导体装置的制造方法的
剖面模式图2是表示本发明实施方式1的碳化硅半导体装置的制造方法的 剖面模式图3是表示本发明实施方式1的碳化硅半导体装置的制造方法的 剖面模式图4是表示本发明实施方式1的碳化硅半导体装置的制造方法的 剖面模式图5是表示本发明实施方式1的碳化硅半导体装置的制造方法的 剖面模式图6是表示本发明实施方式1的碳化硅半导体装置的制造方法的 剖面模式图7是表示本发明实施方式1的碳化硅半导体装置的制造方法的 剖面模式图8是表示本发明实施方式1的碳化硅半导体装置的制造方法的 剖面模式图9是表示本发明实施方式1的碳化硅半导体装置的剖面模式图； 图10是本发明实施方式1的堆积效果气体的混合率和修边比的关
系图ii是本发明实施方式i的堆积效果气体的混合率和修边比的关 系图12是本发明实施方式1的堆积效果气体的混合率和修边比的关
系图13是本发明实施方式1的堆积效果气体的混合率和修边比的关 系图。
符号说明
1碳化硅衬底；2碳化硅漂移层；3第一抗蚀图案；4源极区域； 5第二抗蚀图案；6堆积层；7基极区域；8栅极绝缘膜；9栅电
极；10层间绝缘膜；11源电极；12漏电极；13碳保护层。
具体实施方式
实施方式1
图1~图8是表示用于实施本发明的实施方式1的作为碳化硅半 导体装置的M0SFET (Metal Oxide Semiconductor Field Effect Transistor)的制造方法的剖面模式图。下面，参照这些图对实施方 式1的制造方法的处理顺序进行说明。
首先，如图1所示，在n +型碳化硅衬底1的表面上外延成长作为 碳化硅层的碳化硅漂移层2。碳化硅漂移层2的膜厚为20jLim， n型杂 质浓度为1 x 1016/cm3。
接着，在碳化硅漂移层2的表面上涂敷正型光致抗蚀剂，并顺序 进行加热、采用光刻的图案转印、采用碱性显影液的显影，由此形成 高度2. 5)am的第一抗蚀图案3 (第一掩模形成工序)。在此，正型光 致抗蚀剂使用以感光材料、基体树脂和有机溶剂为主成分的抗蚀剂。
其次，如图2所示，在碳化硅漂移层2的表面上形成了第一抗蚀 图案3的状态下，向碳化硅漂移层2注入作为第一导电型的杂质离子 的成为n型杂质的氮离子(第一离子注入工序)。通过进行该离子注 入，在碳化硅漂移层2的表面侧未被第一抗蚀图案3覆盖的部分形成 源极区域4。在第一离子注入工序中，按照从碳化硅漂移层2的表面 到深度0. 3 ja m为止氮浓度大致稳定在3 x 1019/cm3 (称为箱形轮廓)的 方式注入氮离子。离子注入时的碳化硅衬底1的温度为25r。
此时，在第一抗蚀图案3上，因注入氮离子而引起第一抗蚀图案 3的硬化，特别是其表面附近进一步硬化。这是由于因注入氮离子而 引起笫一抗蚀图案3的感光材料或基体树脂的分解反应，且有机酸或 氢离子等酸性物质作为反应生成物产生，同时基体树脂间产生交联反 应的缘故。这样，由于第一抗蚀图案3硬化，故即使进行后述的干式 蚀刻，第一抗蚀图案3的截面形状也保角映射地改变，从而边缘部分 难以变圆。
接着，使用作为堆积效果气体的全氟丙烷(C3F8)气体和氧气对图 2所示的结构进行干式蚀刻。通过进行该干式蚀刻，如图3所示，第 一抗蚀图案3其宽度和高度减少，成为第二抗蚀图案5，另外，在包 含源极区域4的碳化硅漂移层2的表面中未被第二抗蚀图案5覆盖的 部分形成堆积层6 (第二掩模形成工序)。干式蚀刻如下进行，即， 使用电感耦合等离子方式的等离子蚀刻装置，作为蚀刻气体，使用C3F8 气体和氧气的混合气体，将气体压力设为1Pa、天线功率设为800W、 衬底偏置功率设为0 W。 (^8气体的混合率为25%。在此，(^8气体等 堆积效果气体和氧气的混合比作为堆积效果的混合率(％)，由堆积 效果气体的气体流量和氧气与堆积效果气体的合计气体流量之比表 示，并通过下式定义，即，堆积效果气体的混合率(％ )=(堆积效 果气体的气体流量/氧气和堆积效果气体的合计气体流量)x100。
在此，形成堆积层6是为了在干式蚀刻中将等离子化的蚀刻气体 彼此反应的反应生成物、等离子化的蚀刻气体和由有机材料构成的第 一抗蚀图案3的反应生成物堆积于碳化硅漂移层2的表面。碳化硅漂 移层2的表面与硅衬底的情况不同，其具有碳，这也对堆积层6的形 成有利。另外，该堆积层6也形成于被第一抗蚀图案3覆盖而未被第 二抗蚀图案5覆盖的碳化硅漂移层2的表面(后述的沟道区域和栅极 绝缘膜的界面)，且堆积层6和第二抗蚀剂掩模5连接地形成。
此时，如图3所示，将由第一抗蚀图案3的高度(Hl)和第二抗 蚀图案5的高度(H2)求取的H1-H2设为厶H，将由第一抗蚀图案3 的宽度(Wl)和第二抗蚀图案5的宽度(W2 )求取的Wl - W2设为AW。 在此，第一抗蚀图案3及第二抗蚀图案5 (之后简称为抗蚀图案)的 高度及宽度分别是指从抗蚀图案的截面形状的顶部到碳化硅漂移层2 的表面为止的距离、及截面形状的抗蚀图案的基底部的宽度。抗蚀图 案由于其宽度在截面左右方向均等地减少，故如图3所示，AW的一 半AW/2为抗蚀图案侧面的蚀刻量。
在本实施方式中，厶H和厶W分别为0. 8nm、 2pm。另外，干式 蚀刻后的堆积层6的膜厚为30nm。
另外，对于图3所示的抗蚀图案的高度和宽度的减少而言，将AH 对于厶W的比定义为修边比(trimming ratio)。在本实施方式中， 修边比为0.4，但在后述的第二离子注入工序中，由于作为离子注入 的掩模必须的所规定的高度以上的抗蚀图案膜厚是必要的，因此，修 边比的值以小的为佳。
在干式蚀刻为各向同性时，修边比为0.5，在干式蚀刻为抗蚀图 案的高度的减少量比抗蚀图案的侧面的蚀刻量大的各向异性蚀刻时， 修边比为大于0. 5的值。
为了使修边比为小于0. 5的值，需要进行抗蚀图案的高度的减少 量比抗蚀图案侧面的蚀刻量小的各向异性蚀刻。因此，在干式蚀刻中 竟争引起的抗蚀图案的蚀刻效果和堆积效果中，最好使堆积效果的比 率增加。由此，可降低抗蚀图案顶部的蚀刻量相对于抗蚀图案侧面的 蚀刻量，且可降低修边比。
另外，在第一离子注入工序中，由于向第一抗蚀图案3的顶部注 入氮离子，故第一抗蚀图案3的顶部比第一抗蚀图案3的侧面硬化， 这也具有使修边比降低的效果。由我们发现的离子注入后的抗蚀图案 的蚀刻速度比未进行离子注入的抗蚀图案的蚀刻速度低的现象也证明 了这一点。
这样，通过降低了修边比的干式蚀刻条件及离子注入引起的抗蚀 图案的顶部的硬化，可保角映射地改变抗蚀图案的截面形状。
另外，在本实施方式中，将干式蚀刻时的衬底偏置功率设为0 W， 这是以降低等离子化的蚀刻气体对基板的入射能量为目的的。其结果 是，具有蚀刻时的抗蚀图案的高度的减少量被抑制，使修边比降低的 效果。但是，就本实施例的蚀刻条件而言，若得不到所希望的修边比， 则衬底偏置功率不限于0 W。
本实施方式的第二掩模形成工序的干式蚀刻中，如上所述，将C3F8 气体的混合率设为了 25%,但该气体混合率是厶W为正的值，即02气 体和C3F8气体的混合率在10% ~ 100%的范围中修边比为最小的混合率。 对于02气体及C3F8气体的混合率和修边比的关系及其它千式蚀刻气体的情况，之后详细说明。
另外，在只使用02气体进行干式蚀刻时，修边比成为高达1.5的 值，难以确保第二抗蚀图案5的高度(H2)。另外，在碳化硅漂移层 2的表面形成不需要的氧化膜。
其次，如图4所示，在碳化硅漂移层2的表面上形成有第二抗蚀 图案5的状态下，将第二导电型杂质离子、即作为p性杂质的铝(Al) 离子注入碳化硅漂移层2 (第二离子注入工序)。在第二离子注入工 序中，按照从包含源极区域4的碳化硅漂移层2的表面到深度0. 8 jam 为止Al浓度稳定在2x 10"/cm飞称为箱形轮廓)的方式注入Al离子。 离子注入时的碳化硅衬底1的温度为25X:。
在图4所示的第二离子注入工序后的剖面模式图中，以通过第二 离子注入工序注入了 Al离子的碳化硅漂移层2的区域中、通过第一离 子注入工序形成的源极区域4以外的部分为基极区域7。在源极区域4， 也通过第二离子注入工序注入与第一离子注入工序中注入的成为n型 杂质的氮离子相反的作为赋予导电型的p型杂质的Al离子。但是，由 于第一离子注入工序中注入的离子的体积密度比第二离子注入工序中 注入的离子的体积密度高，故源极区域4在后述的活性化退火工序之 后成为n型。基极区域7在第二离子注入工序中由于^L注入比初期的 碳化硅漂移层2的n型杂质浓度高的p型杂质，故在后述的活性化退 火工序之后成为p型。
接着，如图5所示，在除去第二抗蚀图案5和堆积层6之后，在 包含源极区域4及基极区域7的碳化硅漂移层2的表面形成碳保护层 13，并进行用于将通过第 一 离子注入工序及第二离子注入工序注入的 杂质离子活性化的退火即活性化退火。退火条件为Ar气体气氛中、 17001C、 IO分钟。在进行了活性化退火后，将碳保护层13除去(活 性化退火工序)。
其次，如图6所示，将包含源极区域4及基极区域7的碳化硅漂 移层2的表面热氧化，形成所希望厚度的栅极绝缘膜8 (栅极绝缘膜 形成工序)。接着，如图7所示，利用减压CVD法在栅极绝缘膜8上
形成赋予了导电性的多晶硅膜，通过对其进行构图而形成栅电极9(栅 极形成工序)。
之后，如图8所示，在栅电极9及栅极绝缘膜8上形成包含氧化 硅的层间绝缘膜10后，在层间绝缘膜10及栅极绝缘膜8上开口，形 成源电极11及未图示的内部配线。另外，在碳化硅衬底1的背面侧形 成漏电极12 (电极形成工序)。作为源电极11及漏电极12的材料， 使用以Al为主成分的合金。图9是本实施方式中制造的碳化硅半导体 装置的剖面模式图，图9中，将基极区域7中经由栅极绝缘膜8与栅 电极9对置的区域称作沟道区域，将由在碳化硅漂移层2上未注入离 子的区域和源极区域4之间夹着沟道区域的距离称为沟道长度L。这 样制造图9所示的作为碳化硅半导体装置的碳化硅MOSFET。
这样，根据本实施方式的碳化硅半导体装置的制造方法，通过使 用对抗蚀图案具有堆积效果的堆积效果气体和对抗蚀图案具有蚀刻效 果的氧气的混合气体进行干式蚀刻，可保角映射地改变抗蚀图案的截 面形状，因此，与蚀刻前后的抗蚀图案的宽度差相当的沟道长度成为 一定，从而接通电阻的偏差减小。另外，在进行抗蚀图案的干式蚀刻 时，通过保护沟道区域和栅极绝缘膜的界面不受等离子损伤的堆积层 的效果，可自调整性地制造阈值电压一致的碳化硅半导体装置。
另外，根据本实施方式的碳化硅半导体装置的制造方法，通过同 时进行抗蚀图案的尺寸调节和保护碳化硅层表面的堆积层的形成，从 而不必进行将无机材料作为掩模使用时所需的成膜工序等，与离子注 入的掩模使用无机材料膜的情况相比，具有可大幅度消减工序数，且 可消减制造成本的效果。
另外，通过调节修边比和蚀刻时间，也具有可独立地控制抗蚀图 案的高度的减少量和宽度的减少量的效果。
在此，详细说明02气体和堆积效果气体的混合率与修边比的关系。
首先，图IO表示堆积效果气体为C3仏气体时的干式蚀刻时的C3F8 气体的混合率和修边比的关系。
图10中，当使C3Fs气体的混合率从0%开始增加时，修边比从未
混合C3Fs气体时的值即1. 5开始减少，在混合率10%为0. 7，在混合率 25%为0. 4，进一步增加混合率时，在混合率40%增至0. 7，混合率50% 增加至1.0。这样，修边比增加是由于抗蚀图案的尺寸减少量即AW 接近0的原因，当混合率达到60%时，修边比超过未混合(^8气体时 的修边比1. 5而达到2. 0。
混合率进一步增加则AW成为负的值。即，由于抗蚀图案的尺寸 增加，故在混合率80%,修边比成为-2, 0的负的值。若混合率为90% 以上，则不仅抗蚀图案的尺寸的减少量即厶W，连抗蚀图案5的高度的 减少量即AH也成为负的值，因此，修边比再次成为正的值。
在本实施方式中，由于以缩小抗蚀图案的尺寸为目的，故AW成 为负的值是不希望的。在AW为正的值的范围内，在修边比减小的C3F8 气体的混合率为10%~40%的范围内，#"边比为0.75以下，与未添加 CA气体的只有02气体的修边比1.5相比，可将修边比降低到一半以 下。另外，在AW为正的值且修边比为0. 4~0. 7的范围的混合比的情 况下，每单位时间的抗蚀图案的尺寸变化量AW增大，从而可在短时 间内得到所希望的尺寸变化量。特别是在混合率25°/。的附近修边比为 极小值，可高再现性良好地缩小抗蚀图案的尺寸。
其次，图11和图12分别表示以与C3Fs气体同种类的碳和氟为主 成分的CF系的气体即四氟化碳(CF4)气体及三氟甲烷(CHF3)气体为 堆积效果气体的情况下的、千式蚀刻时的混合率和修边比的关系。
图11和图12中，与堆积效果气体为C3Fs气体的图IO不同，随着 使混合率从0%开始增加，修边比从1.5开始减少，修边比不增加而减 小到负的值。在使用如CHF3气体那样的含氢的气体时，与使用了其它 气体的情况相比，有堆积效果减小的倾向，因此，堆积层的厚度小至 数nm以下，但为避免等离子损伤，只要形成足够的堆积层即可。
这些气体具有堆积效果强的特征。因此，若增加混合率，则AH 减少，在某混合率下AH成为0，并且修边比也成为0，若进一步增加 混合率，则AH及修边比成为负的值。若进一步增加混合率，则AH 也成为负的值，因此，修边比成为正的值。
如上所述，在本实施方式中，由于以缩小抗蚀图案尺寸为目的，
故对于抗蚀图案的尺寸减少的AW为正的范围而言，在C仏气体的情况 下，在混合率10%~60%的范围，修边比为0.3~0.7的范围，在CHF3 气体的情况下，在混合率10%~50%的范围，修边比为0.4~0.7的范 围。另外，在AW为正的值且修边比为0. 0~ 0. 7的范围内，每单位时 间的抗蚀图案的尺寸变化量AW大，在短时间内可得到所希望的尺寸 变化量。
另外，图13表示主成分与CF系气体不同的堆积效果气体即六氟 化硫(SF6)气体的情况下的、干式蚀刻时的混合率和修边比的关系。 堆积效果气体为SF6气体时的混合率和修边比的关系表示与堆积效果 气体为C3Fs气体的情况类似的关系。图13中，当使混合率从oy。开始 增加时，修边比虽然暂时减少，但随后再次增加。
在堆积效果气体为SF6气体的情况下，AW处于正的范围时的修边 比的极小值约为0. 5，与各向同性蚀刻的值相同，在混合率为10%~50% 的范围内，修边比可比未混合SFe气体的情况下的修边比1.5小。另 外，在AW为正的值且修边比为0. 5~0. 7的范围内，可增大每单位时 间的抗蚀图案的尺寸变化量△ W，可在短时间内得到所希望的尺寸变化 量。在混合率25%附近由于修边比为极小值，故要再现性良好地实施 抗蚀图案尺寸的缩小，优选在25%附近的混合率或修边比为极小值的 附近的范围进行。
另外，在本实施方式中，将碳化硅漂移层的厚度^t为20jam,将n 型杂质浓度设为lxl0"/cm3，但分别不限于这些值，碳化硅漂移层的 厚度只要在5-50jum的范围内即可，碳化硅漂移层的n型杂质浓度只 要在lxlo" lxio"/cm3的范围内即可。另外，在第一离子注入工序 中注入的杂质离子的深度及杂质浓度从碳化硅漂移层的表面到深度 0. 3jam为止被设定为3xl0"/cm3，但不限于此，该杂质浓度例如只要 为lxio" lxi()27cm3即可。另外，在第二离子注入工序中注入的杂 质离子的深度及杂质浓度也不限于上述的条件，只要比第一离子注入 工序的注入深度深，且另外比第 一 离子注入工序的浓度足够高即可。
活性化退火工序中的活性化退火条件为在氩气中、170or:、 io分钟，
但不限于此，只要在惰性气体中、以1300 ~ 1900匸的温度例如进行30 秒 1小时左右即可。另外，将第一抗蚀图案的高度设为2. 5jam，但 不限于此，只要按照第二抗蚀图案的高度达到作为离子注入的掩模所 需要的规定的高度以上的方式设定第一抗蚀图案的高度即可。
作为栅极绝缘膜形成工序中的栅极绝缘膜，示出了将碳化硅漂移 层热氧化而成的绝缘膜，但不限于此，也可以是氧化硅堆积膜或其它 堆积膜。另外，栅电极形成工序中的栅电极的材料也可以是通过溅射 法等形成的铝或钛等金属。作为电极形成工序中的源电极及漏电极的 材料，也可以是钛、金等。
另外，在本实施方式中，将第一导电型设为n型、将第二导电型 设为p型，但这些导电型也可以相反设置。
另外，在本实施方式的第二掩模形成工序中，示出了使用CsF8气
体、CF4气体、CHF3气体、SF6气体作为对于抗蚀图案有堆积效果的堆 积效果气体的例子，但作为堆积效果气体，也可以是二氟甲烷(CH2F2) 气体、四氯化硅(SiCl4 )气体、三氯化硼(BC13 )气体、二氯甲烷(CC12H2) 气体或它们的混合气体。
另外，在第二掩模形成工序中，也可以使用氩(Ar)等惰性气体
或氢气等没有堆积效果的气体代替对于抗蚀图案具有蚀刻效果的氧 气。修边比为最小的混合比根据选择的气体种类而不同，但不管那种 气体的组合，也能够将气体的混合比设为使修边比为最小。
另外，在本实施方式中，作为第二掩模形成工序中的干式蚀刻引 起的抗蚀剂掩模形状变化的例子，示出了抗蚀剂掩模的高度减少的例 子，但抗蚀剂掩模的高度未必需要减少，在第二掩模形成工序的干式 蚀刻中堆积效果大的情况下，抗蚀剂掩模的高度也可以增加。该情况 下，AH为负的值。
另外，在本实施方式中，作为缩小抗蚀图案宽度的方法，采用了 干式蚀刻，但也可以通过加热抗蚀图案来减小抗蚀图案的宽度。此时， 通过在真空中加热抗蚀图案，可抑制加热引起的抗蚀图案形状的劣化。
另外，在本实施方式的活性化退火工序中，是在除去了第二抗蚀 图案和堆积层之后实施活性化退火，但也可以不除去第二抗蚀图案及 堆积层，而在真空中加热第二抗蚀图案和堆积层，使碳化后的保护层 附着而进行退火。该情况下，不需要进行活性化退火工序中的碳保护 层的形成及除去的工序，从而可进一步消减制造工序数。另外，即使 在使第二抗蚀图案及堆积层碳化了的保护层上形成碳保护层，由于不 需要除去第二抗蚀图案和堆积层的工序，故也可以消减制造工序。
权利要求
1、碳化硅半导体装置的制造方法，其特征在于，包括在碳化硅衬底上的碳化硅层的表面形成第一抗蚀图案的第一掩模形成工序；向形成有所述第一抗蚀图案的所述碳化硅层注入第一导电型的杂质离子的第一离子注入工序；通过蚀刻减小所述第一抗蚀图案的宽度形成第二抗蚀图案，并且在未被所述第二抗蚀图案覆盖的所述碳化硅层的表面形成堆积层的第二掩模形成工序；和经由所述堆积层向形成有所述第二抗蚀图案的所述碳化硅层注入第二导电型的杂质离子的第二离子注入工序。
2、 根据权利要求l所述的碳化硅半导体装置的制作方法，其特征 在于，第二掩模形成工序的蚀刻是使用堆积效果气体和氧气的混合气 体进行干式蚀刻。
3、 根据权利要求2所述的碳化硅半导体装置的制作方法，其特征 在于，第二掩模形成工序的蚀刻以如下条件的堆积效果气体和氧气的混 合比进行，即设第一抗蚀图案的宽度为Wl、第二抗蚀图案的宽度为W2、 设第一抗蚀图案的高度为Hl、第二抗蚀图案的高度为H2、 设W1-W2为厶W、 H1-H2为厶H， AW为正的值且由AH/AW定义的修边比为最小。
4、 根据权利要求1所述的碳化硅半导体装置的制作方法，其特征 在于，还具备将注入到碳化硅层的第 一导电型的杂质离子及第二导电 型的杂质离子活性化的活性化退火工序，所述活性化退火工序中，将 第二抗蚀图案和堆积层加热，使碳化后的保护层附着于所述碳化硅层 的表面进行退火。
全文摘要
本发明提供一种碳化硅半导体装置的制造方法，该方法不对沟道区域造成等离子蚀刻引起的等离子损伤地制造沟道长度均匀的碳化硅半导体装置。在碳化硅层的表面形成第一抗蚀图案之后，注入第一导电型杂质离子，在形成通过干式蚀刻缩小了该第一抗蚀图案的宽度后的第二抗蚀图案、并且在未被第二抗蚀图案覆盖的碳化硅层的表面形成堆积层之后，经由堆积层将第二导电型的杂质离子注入碳化硅层。
文档编号H01L21/266GK101355026SQ20081013370
公开日2009年1月28日 申请日期2008年7月25日 优先权日2007年7月25日
发明者渡边宽 申请人:三菱电机株式会社