包含校正参数生成器的半导体装置及生成校正参数的方法

专利名称：包含校正参数生成器的半导体装置及生成校正参数的方法
技术领域：
本发明涉及半导体装置，更特别地是，涉及包含校正参数生成器的半导 体装置以及生成校正参数的方法。
背景技术：
液晶显示器(LCD)是一种电子装置，其使用液晶将由各种设备生成的不 同的电子信息转换成可视信息。液晶的透明度根据施加的电压变化。与传统 的阴极射线管(CRT)相比，LCD具有更高的分辨率、更薄且更低功耗。然而， 当显示运动画面时，LCD可能经受由于在向液晶材料施加电场时发生的分子 排列变化造成的时间延迟。时间延迟可能造成模糊或拖尾。LCD中的液晶分 子可能移动緩慢。通过校正LCD的视频信号，过驱动技术可以用来增加液晶 分子的响应速度。
在当前一些过驱动技术中，校正参数是从查询表(LUT )中选择的。.LUT 基于先前帧的像素值和当前帧的像素值的组合存储校正参数。内插所选择的 校正参数，并且作为内插结果输出经校正的视频信号。LUT存储基于LCD的 平板特性(panel characteristic)而确定并且可以通过试验获得的校正参 数。LUT可以存储在存储器中。
然而，存储LUT的存储器需要大容量，例如，256*256字节。已经提出 了用于使用较小容量存储器的方法。然而，在同时选择四个参数的这些方法 中，当从LUT选择相邻的参数时，参数可能并非有意地再次被选取，造成了 数据的冗余或时钟周期的浪费。

发明内容
根据本发明的示例性实施方式，提供了包含地址生成器和输出单元的半 导体装置。地址生成器被配置为响应于当前像素值的第一数量的最高有效位和先前像素值的第二数量的最高有效位输出多个地址。第 一数量的最高有效 位包含第一选择位，而第二数量的最高有效位包含第二选择位。输出单元被 配置为响应于多个地址确定分别与多个地址相对应的校正参数。输出单元响
应于第 一选择位和第二选择位从多个索引图案(pa Uern )中选择一个索引图 案，并且将已确定的校正参数排列到已选择的索引图案中来输出已排列的校 正参数。索引图案可以是根据在包含多个索引的查询表中已确定校正参数的 位置而生成的图案。
输出单元可以包含存储器单元和参数排列单元。存储器单元可以被配置 为响应于多个地址输出分别与多个地址相对应的校正参数。参数排列单元可 以被配置为接收来自存储器单元的校正参数，并且响应于第一选4奪位和第二 选择位将已接收的校正参数排列到索引图案中。存储器单元可以包含多个存 储器，每个存储器根据多个索引中的一个索引存储多个校正参数。
地址生成器可以包含地址生成部分和多个选择器。地址生成部分可以被 配置为基于第一数量的最高有效位和第二数量的最高有效位来生成多个第一 地址。多个选择器的每一个可以被配置为响应于第一数量的最高有效位和第 二数量的最高有效位，传送多个第 一地址中的一个地址到包括在输出单元中 的多个存储器中的对应一个。
地址生成部分可以包含第一子地址生成器和第二子地址生成器。第一子 地址生成器可以被配置为响应于第一数量的最高有效位和第二数量的最高有 效位以第 一矩阵图案生戍多个第 一子地址。第二子地址生成器可以被配置为 响应于第一数量的最高有效位和第二数量的最高有效位以第二矩阵图案生成 多个第二子地址。每个选择器可以响应于第一数量的最高有效位和第二数量 的最高有效位，传送第一子地址和第二子地址中的一个地址到对应的存储器。
第一子地址生成器可以对第一数量的最高有效位和第二数量的最高有效 位之间的对应位执行加法和移位，以在包含多个索引的查询表中生成用于选 择参数和参数群的第一子地址，其中参数通过第一数量的最高有效位和第二
数量的最高有效位而选择，而参数群处于关于已选择的参数的索引图案的关 系中。
第一子地址生成器可以包含加法和移位部分，其被配置为对第一数量的
最高有效位和第二数量的最高有效位之间的对应位执行加法和移位来输出已 相加和已移位的地址，并且加法部分被配置为相加/人已相加和已移位的地址 中选择的地址来生成第一子地址。 半导体装置还可以包含比率生成器和双线性内插器。比率生成器可以被 配置为响应于当前像素值的第 一数量的最低有效位和先前像素值的第二数量 的最低有效位计算校正参数之间的距离比率。双线性内插器可以^f皮配置为基 于校正参数和从比率生戍器输出的距离比率执行双线性内插来生成用于当前 像素值的校正值。 .
每个当前像素值和先前像素值可以指示用于包含红、绿和蓝分量的颜色 的像素值。
根据本发明的示例性实施方式，提供了包含控制器、显示面板和上述半 导体装置的显示设备。控制器可以控制在半导体装置和显示面板间的当前像 素值、先前像素值和校正参数的输入和输出。
根据本发明的示例性实施方式，生成校正参数的方法包含响应于包含第 一选择位的当前像素值的第一数量的最高有效位和包含第二选择位的先前像 素值的第二数量的最高有效位输出多个地址；响应于多个地址确定分别与多 个地址对应的校正参数；响应于第一选择位和第二选择位从多个索引图案中
选择一 个索引图案；将已确定的校正参数排列到已选择的索引图案来生成已
排列的校正参数；以及输出已排列的校正参数。索引图案可以是才艮据在包含 多个索引的查询表中已确定的校正参数的位置而生成的图案。
元的多个地址输出分别与多个地址对应的校正参数，每个存储器根据多个索 引中的一个索引存储多个校正参数，以及响应于第一选择位和第二选择位将 从存储器单元输出的校正参数排列到索引图案中。
多个地址的输出可以包含基于第一数量的最高有效位和第二数量的最高 有效位生成多个第 一地址，以及响应于第 一数量的最高有效位和第二数量的 最高有效位，传送多个第一地址中的一个地址到多个存储器的对应的每一个 存储器。
多个第 一地址的生成可以包含响应于第 一数量的最高有效位和第二数量 的最高有效位，以第一矩阵图案生成多个第一子地址，以及响应于第一数量 的最高有效位和第二数量的最高有效位，以第二矩阵图案生成多个第二子地 址。多个第 一地址中 一个地址的传送可以包含响应于第 一数量的最高有效位 和第二数量的最高有效位传送第一子地址和第二子地址中的一个地址到每个 对应的存储器。
多个第一子地址的生成可以包含对第一数量的最高有效位和第二数量的
最高有效位之间的对应位执行加法和移位，以在包含多个索引的查询表中生 成用于选择参数和参数群的第一子地址，其中参数通过第一数量的最高有效 位和第二数量的最高有效位而选择，而参数群处于关于已选择参数的索引图 案的关系中。
多个第 一子地址的生成可以包含对第 一数量的最高有效位和第二数量的 最高有效位之间的对应位执行加法和移位来输出已相加和已移位的地址，并 且相加从已相加和已移位的地址中选择的地址来生成第一子地址。
每个当前像素值和先前像素值可以指示用于包含红、绿或蓝分量的颜色 的像素值。


参考附图，通过详细描述示例性实施方式，本发明的以上和其他特征将
更加明显，其中
图1是根据本发明的示例性实施方式的、包含校正参数生成器的半导体 装置的功能性框图2是根据本发明的示例性实施方式的、图1所示的校正参数生成器的 功能性框图3是根据本发明的示例型实施方式的、图2所示的地址生成器的功能 性框图4是根据本发明的示例性实施方式的、图3所示的第一子地址生成器 的电路图5图解了根据本发明的示例性实施方式的、图2所示的用于存储器单 元的查询表(LUT);
图6图解了根据本发明的示例性实施方式的、通过将图5所示LUT中的 地址设置成索引而获得的LUT;
图7U)-(d)图解了可能出现在图6所示LUT中的索引图案(pattern);
图8A到8D图解了在图2所示的存储器单元中存储的示例性LUT;
图9A到9D图解了示出根据当前像素位和之前像素位输出的地址的示例 性表；以及
图10是根据本发明的示例性实施方式的生成校正参数方法的流程图。
具体实施例方式
下面参考其中示出了本发明的实施方式的附图，更加全面地描述本发明。 然而，本发明可以以许多不同形式实施，并且本发明不应理解为i"又限于在此 所提出的实施方式。在附图中，相同的编号在整个说明书中表示相同的元件。
应该理解的是当元件被表示为"连接"或"耦合"到另一元件时，它可
以直接连接或耦合到另一个元件或可能存在中间(intervening)元件。图1 是根据本发明的示例性实施方式的、包含校正参数生成器的半导体装置10的 功能性框图。参考图1,半导体装置10包含控制器15、像素值存储单元20、 校正参数生成器30、比率生成器40和双线性内内插器50。半导体装置10还 可以包含显示面板60。平面显示设备(例如液晶显示器(LCD)设备)可以 包含半导体装置10和显示面板60。
控制器15在像素值存储单元20、校正参数生成器30、比率生成器40、 双线性内插器5 0和显示面板60之中控制当前像素值CP、先前像素值PP和 由校正参数生成器30生成的校正参数PRMO， 、 PRM1'、 PRM2，和P脂3，的输 入和f命出。
像素值存储单元20存储当前像素值CP和先前像素值PP,并且响应于控 制信号CS1向校正参数生成器30和比率生成器40传送先前像素值PP。当前 像素值CP和先前像素值PP可以指示用于包含红(R)、绿(G)和蓝(B)分 量的颜色的像素值。将输入当前像素值CP的时间点表示为参考点。先前像素 值PP是在参考点之前立即输入的像素值。因此，例如当输入下一帧时，当前 像素值CP可以作为先前像素值PP输出。
像素值存储单元20包含存储控制器21和存储器23。响应于控制信号 CS1，存储控制器21生戍用于选择在存储器23中存储的先前像素值PP的选 择信号CS3。存储控制器21可以接收当前像素值CP并将其输出到存储器23。 存储器23存储当前像素值CP和先前像素值PP，并且响应于从存储控制器21 输出的选择信号CS3,通过存储控制器21向校正参数生成器30和比率生成 器40传送先前像素值P 。存储器23可通过非易失性存储器(例如，随机存 取存储器(RAM)或静态随机存取存储器(SRAM))实施。
校正参数生成器30响应于包含第一选择位的当前像素值CP的第一 "n" 个(这里"n"是自然数，例如4)最高有效位CMSB和包含第二选择位的先 前先前像素值PP的第二"n，，个最高有效位PMSB输出校正参数PRMO，到PRM3'。
比率生成器40响应于当前像素值CP的第一 "m"个(这里"ni"是自然 数，例如4 )最低有效位CLSB和先前像素值PP的第二 "m"个最低有效位PLSB
计算从校正参数生成器30输出的校正参数PRM0，到PRM3'间的3巨离比率。 例如，当校正参数PRMO'到PRM3'间的差值是16时，当前像素值CP的第一 "ra"(例如01=4)最低有效位CLSB和先前像素值PP的第二 "m"个最低有效 位PLSB仅在"0001"到"1111"的范围内变化。因此，校正参数PRMO，到 PRM3，间的距离比率可以基于当前像素值CP的第一 "m"最低有效位C.LSB和 先前像素值PP的第二 "m"个最低有效位PLSB而计算。
双线性内插器50接收从校正参数生成器30输出的校正参数PRM0'到 PRM3'和从比率生成器40输出的距离比率，并且基于接收到的信号执行双线 性内插来生成用于当前像素值CP的校正值OUTPUT。
显示面板60从双线性内插器50接收用于当前像素值CP的^f交正值 OUTPUT,执行当前像素值CP的校正，并且基于已校正的像素值显示图像。
图2是根据本发明的示例性实施方式的图1所示校正参数生成器30的功 能性框图。图3是根据本发明的示例性实施方式的、图2所示地址生成器的 功能性框图。图4是根据本发明的示例性实施方式的、图3所示第一子地址 生成器的电路图。参考图1到图4，校正参数生成器30包含地址生成器31 和输出单元。
地址生成器31响应于包含第一选择位cur [4]的当前像素值CP的第一"n" 个最高有效位CMSB和包含第二选择位pre[4]的先前像素值PP的第二 "n" 个最高有效位PMSB输出多个地址ADDO、 ADD1、 ADD2和ADD3。地址生成器31 包含地址生成部分和多个选择器M1、 M3、 M5和M7。地址生成部分包含第一 子地址生成器311和第二子地址生成器313,并且基于当前像素值CP的第一 "n"个最高有效位CMSB和先前像素值PP的第二 'V，个最高有效位PMSB生 成第一子地址AO、 Al、 A2和A3以及第二子地址A4和A5。
第一子地址生成器311响应于当前像素值CP的第一 "n"个最高有效位 CMSB和先前像素值PP的第二 "n，，个最高有效位PMSB以第一矩阵图案生成 第一子地址A0到A3。第一矩阵图案是包含在查询表(LUT)中(例如图8A 到8D所示的LUT)的预定地址格式(例如，8*8字节地址，即图8A中区域 API内的地址)，其中查询表分别存储在第一到第四存储器33-1、 33-3、 33-5 和33-7中。因此，第一子地址AO到A3是属于第一矩阵图案的地址。
第一子地址生成器311可以对当前像素值CP的第一 "n"个最高有效位
CMSB和先前像素值PP的第二 "n"个最高有效位PMSB之间的对应位执行加
法和移位来生成第一子地址AO到A3。因此，第一子地址生成器311生成用
于选择参数群(parameters )(例如图5所示的213、 189、 232和212)的第 一子地址AO到A3,其中参数群处于关于参数(例如图5所示的213)的索引 图案(例如图7所示的图案)的关系中，而参数是通过当前像素值CP的第一 "n"个最高有效位CMSB和先前像素值PP的第二 "n"个最高有效位PMSB、 在包含多个索引(例如'〕、1、 2和3 )的LUT (例如图6所示的LUT)中选择 的。
第一子地址生成器311可以包含加法-和-移位部分和加法部分。加法-和-移位部分包含第一加法器311-1、第二加法器311-3、第一移位器311-5 和第二移位器3U-7,并且对当前像素值CP的第一 "n"个最高有效位CMSB 和先前像素值PP的第二 "n"个最高有效位PMSB之间的对应位执行加法和移 位来输出已相加和已移位的地址ASO、 AS1、 AS2和AS3。
第一加法器311-1把T加到当前像素值CP的第一 "n"个最高有效位 CMSB,同时第二加法器311-3把T加到先前像素值PP的第二 "n"个最高 有效位PMSB。第一移位器311-5把当前像素值CP的第一 "n"个最高有效位 CMSB中的较高的"r，，(这里"r，，是自然数，例如3 )位Cur [7: 5]向左移位 "s"(这里"s"是自然数，例如3)。第一移位器311-5可以包含选择器(未 示出)来从当前像素值CP的第一 "n"个最高有效位CMSB中选择较高的"r" 位Cur [7:5]。第二移位器311-7从当前像素值CP的第一 "n"个最高有效位 CMSB中选择"p"(这里"p"是自然数，例如4)位C[4:1],并且把已选择 的"p"位C[4:1]向左移位"s"，其中已经通过第一加法器311-1向当前像 素值CP笫一 "n"个最高有效位CMSB加'T，，。第二移位器311-7可以包含 选择器(未示出)来从已相加位的当前像素值CP的第一 "n"'个最高有效位 CMSB中选择"p"位CH: 1]。
因此，当分别存储在第一到第四存储器33-1到33-7中的LUT (例如， 图8A到8D所示的LUT )具有预定地址格式(例如，8*8字节地址)时，并且 当将已相加的地址向左移位"s"来确定处于索引图案(例如图7所示的图案) 关系中的参数群的地址时，将已相加的地址转换成以23 ( =8)倍数表示的 地址，并且因此能够代表具有预定地址格式的第一到第四存储器33-1到33-7 中每一个的地址。
加法部分包含第三加法器311-9、第四加法器311-11、第五加法器311-13 和第六加法器311-15,它们中的每一个相加从已相加和已移位的地址ASO、 AS1、 AS2和AS3中选才奪的地址来生成第一子地址AO到A3。
第三加法器311-9将从第一移位器311-5输出的第一已相加和已移位的 地址ASQ和第三已相加和移位的地址AS2相加来生成第一子地址A0。第三已 相加和已移位的地址AS2可以是从先前像素值PP的第二 "n"个最高有效位 PMSB选择的较高的"r"位Pre [7:5]。
第四加法器311-11将从第一移位器311-5输出的第一已相加和已移位的 地址ASQ和从第二加法器311-3输出的第四已相加和已移位地址AS3相加来 生成第一子地址Al。第四已相加和已移位的地址AS3可以是从先前像素值PP 的第二 "n"个最高有效位PMSB选择的"p"位P[4:1],其中已经向先前像 素值PP的第二 "n"个最高有效位PMSB加T。
第五加法器311-13将从第二移位器311-7输出的第二已相加和已移位的 地址AS1和第三已相加和已移位的地址AS2相加来生成第一子地址A2。第三 已相加和已移位的地址AS2可以是从先前像素值PP的第二 "n"个最高有效 位PMSB选择的较高的"r"位Pre [7: 5]。
第六加法器31卜15将从第二移位器311-7输出的第二已相加和已移位的 地址AS1和从第二加法器311-3输出的第四已相加和已移位的地址ASS相加 来生成第一子地址A3。第四已相加和已移位的地址AS3可以是从先前像素值 PP的第二 "n"个最高有效位PMSB选择的"p"位PM:l],其中已经向先前 像素值PP的第二 "n"个最高有效位PMSB加T。
第三和第五加法器311-9和311-13可以包含预定选冲奪器(未示出)来在 加法期间从先前像素值PP的第二 "n"个最高有效位PMSB中选择较高的"r" 位Pre[7:5]。此外，第四和第六加法器311-11和311-15可以包含预定选择 器(未示出)来从先前像素值PP的第二 "n"个最高有效位PMSB中选择"p" 位P [4: 1],其中已经向先前像素值PP的第二 "n"个最高有效位PMSB加"1"。
第二子地址生成器313响应于当前像素值CP的第一 "n"个最高有效位 CMSB和先前像素值PP的第二 "n"个最高有效位PMSB生成具有第二矩阵图 案的第二子地址A4和A5。第二矩阵图案是在LUT (例如，图8A到8D所示的 LUT)中具有位于预定地址格式(例如，8*8字节地址)的区域(例如，图8A 所示的区域AP2)中的参数地址的图案，其中LUT分别存储在第一到第四存 储器33-1到33-7中。第二子地址A4和A5是属于第二矩阵图案的地址。
第二子地址生成器313包含第七加法器313-1和第八加法器313-2。第 七加法器313-1把十进制数"72"相加到当前像素值CP的第一 "n"个最高 有效位CMSB来生成第二子地址A4。第七加法器313-1可以从当前像素值CP的第一 "n"个最高有效位CMSB中选择较高的"r，，位Cur[7:5],并且把十 进制数"72"相加到已选择的较高的"r"位Cur[7: 5]来生成第二子地址A4。 第七加法器313-1可以包含单独的选择器(未示出)。
第八加法器313-2把十进制数"64"相加到先前像素值PP的第二 "n" 个最高有效位PMSB来生成第二子地址A5。第八加法器313-2可以从先前像 素值PP的第二 "n，，个最高有效位PMSB中选择较高的"r"位Pre[7:5〗,并 且把十进制数"64"相加到已选择的较高的"r"位Pre[7: 5]来生成第二子 地址A5。第八加法器313-2可以包含单独的选择器(未示出)。
计算十进制数"72"和"64"来设置参数PRMO、 PRM1、 PRM2和PRM3的 地址，其中参数PRMO、 P詣l、 P脂2和P詣3位于包含在LUT (例如，图8A到 8D所示的LUT)的地址中预定地址格式(例如，8*8字节地址)的区域(例 如，图8A所示的区域AP2或AP3)中，而LUT分别存储在第一到第四存储器 33-1到33-7中。
每个选择器M1、 M3、 M5和M7响应于多个位&cur[7: 4] 、 cur [4] 、 pre [4] 和&pre[7:4]中的对应位传送第一子地址A0到A3、第二子地址A々和A5、以 及第三地址80中的一个地址至第一到第四存储器33-1到33-7中对应的一个 存储器。
第一选择器Ml响应于第三选择位&cur [7: 4] 、 cur [4] 、 pre [4]和&pre [7: 4] 传送第一子地址AO到A3、第二子地址A卩和A5、以及第三地址80中的一个 地址到第一存储器33-1,第二选择器M3响应于第四选择位cur[4]、 pre[4] 和&pre[7: 4]传送第一子地址AO到A3和第二子地址A4中的一个^l址到第二 存储器33-3。第三选择器M5响应于第五选择位&cur[7:4]、 cur [4]和pre [4] 传送第一子地址AO到A3和第二子地址A5中的一个地址到第三存储器33-5。 第四选择器M7响应于第六选择位cur [4]和pre[4]传送第一子地址AO到A3 中的一个地址到第四存储器33-7。
输出单元包含存储器单元33和参数排列单元35。输出单元响应于多个 地址ADD()、 ADD1、 ADD2和ADD3确定分别与多个地址ADDO、 ADD1、 ADD2和 ADD3对应的校正参数PRMO、 PRM1、 PRM2和PRM3，响应于第一选择位cur [4] 和第二选择位pre[4]从多个索引图案(例如，图7所示的索引图案)中选择 一个索引图案，并且将已确定的校正参数P画到PRM3排列到已选择的索引 图案中来输出已排列的校正参数P脇O，到PRM3，。索引图案可以是根据在包 含多个索引的LUT(例如,图6所示的LUT)中已确定的校正参数PRMO到PRM3的位置能够生成的图案(例如，图7所示的图案(a)、 (b)、 (c)和(d)中 之一 )。
根据本发明的示例性实施方式，当从LUT选择已排列的校正参数PRMO' 到PRM3'时，它们不是直接从图5所示的LUT选择，但是通过索引分别存储 在第一到第四存储器33-1到33-7中的校正参数PRMO到PRM3是使用图6所 示的LUT而选择的，其中图6所示的LUT是通过设置图5所示LUT中的地址 为索引获得的。可以排列已选择的校正参数PRMO到PRM3以便可以从相应的 第一到第四存储器33-]到33-7同时选择校正参数PRMO到PRM3,从而减少 或防止了浪费的时钟周期。
存储器单元33响应于地址ADDO、 ADD1、 ADD2和ADD3输出分别与地址 ADDO、 ADD1、 ADD2和ADD3对应的校正参数PRMQ到PRM3。存储器单元3!3可 以包含第一到第四存储器33-1到33-7，其中它们中的每一个均包含根据多 个索引(例如，0， 1, 2和3 )中的索引存储多个校正参数P詣O到PRM3的LUT。
第一存储器33-1包含第一LUT (图8A),其存储具有图6所示的UIT中 索引"0"的校正参数。第二存储器33-3包含第二LUT (图8B)，其存储具有 图6所示的LUT中索引'T'的校正参数。第三存储器"-5包含第三LUT(图 8C),其存储具有图6所示的LUT中索引"2"的校正参数。第四存储器33-7 包含第四LUT (图8D),其存储具有图6所示的LUT中索引"3"的校正参数。
参数排列单元35接收校正参数PRMO到PRM3,并且响应于第一选择位 cur [4]和第二选择位pre [4]将校正参数PRMO到PRM3排列到索引图案中来输 出已排列的校正参数PRMO'到PRM3，。
第一选择位cur[4]可以是当前像素值CP的第一 "n"个最高有效位CMSB 中的第q位(这里"q"是自然数，例如4),而第二选择位preM]可以是先 前像素值PP的第二 "n'，个最高有效位PMSB中的第q位。例如，当第一选择 位cur [4]和第二选择位pre[4]的组合(cur [4] ， pre [4])是(0, 0 )时，索引 图案可以是图7所示的索引图案(a)。当组合是(O, l)时，索引图案可以是 图7所示的索引图案(b)。当组合是(1,0)时，索引图案可以是图7所示的 索引图案(c)。当组合是(l，l)时，索引图案可以是图7所示的索引图案(d)。
图5图解与图2所示的存储器单元33相匹配的LUT。图6图解通过设置 图5所示的LUT中的地址成索引所获得的LUT。图7图解图6所示的LUT中 可能出现的索引图案。图8A到8D图解存储在图2所示的存储器单元33中的 U!T。图9A到9D图解示出了根据当前像素位和先前像素位输出的地址的表。
图1 o是根据本发明的示例性实施方式的生成校正参数的方法的流程图。
参考附图1-IO和以下的示例来详细描述图IO的方法，这里假定当前像 素值CP是十进制数"168"(即，二进制数"10101000")，并且先前像素值 PP是十进制数"90"(即,二进制数"01011010")。还假定第一到第四存储 器33-1到33-7具有8*8字节地址格式，并且其每一个根据图6所示的LUT 中的索引0、 1、 2和3中对应的索引来存储地址和校正参数。在操作S10中， 地址生成器31响应于包含第一选择位cur [4]为"0"的当前像素值CP为168 的第一 "n"个最高有效位CMSB (例如，n=4,即1010 )和包含第二选择位 pre[4]为T的先前像素值PP为90的第二 "n"个最高有效位PMSB (即， 0101 )来输出多个地址(例如，ADD》42、 ADD1=43、 ADD2-42和ADD3=43 )。 多个地址ADD(^42、 ADD1=43、 ADD2=42和ADD3=43可以如下方式生成。
CMSB (即1010 )和PMSB (即0101 )的位深(bit depth )可以是变量， 并且LUT的大小，例如图6所示的LUT，可以是变量。第一子地址生成器311 响应于当前像素值CP "168"的第一 "n"个最高有效位CMSB "1010"和先前 像素值PP "90"的第二 "n"个最高有效位PMSB "0101"以第一矩阵图案生 成第一子地址A(^42、 Al=43、 A2:42和A3:43。第一加法器311-l把T相 加到当前像素值CP "168"的第一 "n"个最高有效位CMSB "1010"来输出二 进制数"1011"。第二加法器311-3把'T，相加到先前像素值PP "90"的第 二 "n"个最高有效位PMSB "0101"来输出二进制数"0110"。第一移位器311-5 把当前像素值CP "168"的第一 "n"个最高有效位CMSB "1010"中的较高的 "r"(这里是自然数，例如3)位Cur[7: 5] "101"向左移位"s"(这里 "s"是自然数，例如3)来输出十进制数"40"。第二移位器'311-7从第一加 法器311-1输出的位"1011"中选择"p"(这里"p"是自然数，例如4)位 C[4:l] "0101",并且把已选择的"p"位C[4:1] "0101"向左移位"s"(即 3)来输出十进制数"40"。第三加法器311-9将从第一移位器311-5输出的 十进制数"40"和从先前像素值PP "90"的第二 "n"个最高有效位PMSB "0101" 中选择的较高的"r"位Pre[7:5] "010"相加来输出十进制数"42"。第四 加法器311-11将从第一移位器311-5输出的十进制数"40"和从第二加法器 3]1-3输出的二进制数"0110"中选择的"p"位P[4:1] "0011"相加来输出 十进制数"43"。第五加法器311-13将从第二移位器311-7输出的十进制数 "40"和从先前像素值PP "90"的第二 "n"个最高有效位PMSB "0101"中选 择的较高的"r"位pre[7:5] "010"相加来输出十进制数"42"。第六加法
器311-15将从第二移位器311-7中输出的十进制数"40"和从第二加法器 311-3输出的二进制数"0110"中选择的"p"位P[4:1] "0011"相加来输出 十进制数"43"。
第二子地址生成器313响应于当前像素值CP "168"的第一 "n"个最高 有效位CMSB "1010"和先前像素值PP "90"的第二 "n"个最高有效位PMSB "0101"以第二矩阵图案生成第二子地址A4-72和A^66。第七加法器313-1 从当前像素值CP "168"的第一 "n"个最高有效位CMSB "1010"中选择较高 的"r"位Cur[7:5] "101",并且将较高的"r"位Cur [7: 5] "101"和十进 制数"72"相加来输出十进制数"77"。第二加法器313-2从先前像素值PP "90"的第二 "n"个最高有效位PMSB "0101"中选择较高的"r"位Pre[7:5] "010",并且把较高的"r"位Pre[7:5] "010"和十进制数64相加来输出十 进制数"66"。
第一选择器Ml基于第三选择位&cur[7:4^1010、 cur[4]=0、 pre[4]=l 和&pre[7: 4]=0101以及图9A所示的表来选择作为地址，并且传送地 址Al=43到第一存储器33-1。第二选择器M3基于第四选择位cur [4]=0、 pi-e[4]=l和&pre[7: 4] =0101以及图9A所示的表来选纟,A0-42作为地址，并 且传送地址A0=42到第二存储器33-3。第三选择器M5基于第五选择位 tor [7: 4] =1010、 cur [4] =0和pre [4] =1以及图9A所示的表来选择A3=43作 为地址，并且传送地址,\3=43到第三存储器33_5。第四选择器M 基于第六 选择位cur [4]=0和pre[4]=l以及图9A所示的表选择A2=42作为地址，并且 传送地址A2-42到第四存储器33-7。
为了描述清楚，实际的校正参数值不是记录在第一到第四LUT中，而实 际的校正参数值可以通过施加坐标值到图5所示的LUT而获得。
在操作S20中，存储器单元33响应于地址ADDO到ADD3输出分别与地址 ADDO到ADD3对应的校正参数P詣O到PRM3到参数排列单元35。
第一存储器33-1响应于地址Al-"输出十进制数"13",其被表示图 所示的第一LUT。第二存储器33-3响应于地址A0=42输出十进制数"189", 其被表示为图8B所示的第二LUT。第三存储器33-5响应于地址A3-43输出 十进制数"232"，其被表示为图8C所示的第三LUT。第四存储器33-7响应 于地址A2-42输出十进制数"212"，其被表示为图8D所示的第四LUT。
在操作S30中，参数排列单元35接收校正参数P詣0-213、 PRM1 = 189、 PRM2=232和PRM3=212,并且响应于第一选择位cur [4] "O"和第二选择位pre [4]"1"将它们排列到索引图案中来输出已排列的校正参数PRMO，到PRM3'。由 于第一选择位cur[4] "0"和第二选择位pre[4] T的组合是(0， 1 )，所以 使用图7所示的索引图案(b)。根据索引图案(b),对应索引"1"的第二校 正参数P詣1是十进制数"189",对应索引"0"的第一校正参数PRMO是十进 制数"213"，对应索引"3"的第四校正参数PRM3是十进制数"212",以及 对应索引"2"的第三校正参数PRM2是十进制数"232"。
本发明的至少 一个实施方式可以作为计算机可读码存储在计算机可读记 录介质上。计算机可读记录介质是能够存储以后可以由计算机系统读取的数 据的任何数据存储装置。计算机可读记录介质的示例包括只读存储器(R0M)、 RAM、 CD-R0M、磁带、软盘和光数据存储装置。计算机可读记录介质也可以分 布在与计算机系统耦合的网络上，以便计算机可读码以分布方式存储和执行。
根据本发明的至少一个实施方式，通过使用分别存储由索引分类的LUT 可以同时提取当前像素的校正参数而不浪费时钟周期。此外，根据本发明的 至少一个实施方式，由于使用由索引分类的存储器可以提取用于当前像素的 校正参数，所以能够减少存储器的容量。
尽管已参考本发明的示例性实施方式示出和描述了本发明，但本领域的 普通技术人员应该理解，不脱离在如权利要求限定的本发明的精神和范围的 情况下，在形式和细节上可做出各种改进。
权利要求
1、一种半导体装置，包括地址生成器，其被配置为响应于包含第一选择位的当前像素值的第一数量的最高有效位和包含第二选择位的先前像素值的第二数量的最高有效位来输出多个地址；以及输出单元，其被配置为响应于多个地址确定分别与多个地址相对应的校正参数，响应于第一选择位和第二选择位从多个索引图案中选择索引图案，并且将已确定的校正参数排列到已选择的索引图案中来输出已排列的校正参数，其中索引图案是能够根据在包含多个索引的查询表中已确定校正参数的位置而生成的图案。
2、 如权利要求1所述的半导体装置，其中输出单元包括存储器单元，其被配置为响应于多个地址输出分别与多个地址相对应的 校正参数；以及参数排列单元，其彼配置为从存储器单元接收校正参数，并且响应于第 一选择位和第二选择位将已接收的校正参数排列到索引图案中，以及其中存储器单元包括多个存储器，每个存储器根据多个索引中的索引存 储多个校正参数。
3、 如权利要求1所述的半导体装置，其中地址生成器包括 地址生成部分，其被配置为基于第一数量的最高有效位和第二数量的最高有效位生成多个第一地址；以及多个选择器，每个选择器被配置为响应于第一数量的最高有效位和第二 数量的最高有效位传送多个第 一地址中的地址到包括在输出单元中的多个存 储器中相对应的一个。
4、 如权利要求3所述的半导体装置，其中地址生成部分包括 第一子地址生成器，其被配置为响应于第一数量的最高有效位和第二数量的最高有效位以第一矩阵图案生成多个第一子地址；以及第二子地址生成器，其被配置为响应于第一数量的最高有效位和第二数量的最高有效位以第二矩阵图案生成多个第二子地址，以及其中每个选择器响应于第一数量的最高有效位和第二数量的最高有效位 传送第一子地址和第二子地址中的地址到相对应的存储器。
5、 如权利要求4所述的半导体装置，其中第一子地址生成器对第一数量的最高有效位和第二数量的最高有效位之间的对应位执行加法和移位，以在 包含多个索引的查询表中生成用于选择参数和参数群的第一子地址，其中参 数是通过第 一数量的最高有效位和第二数量的最高有效位而选择的，而参数 群处于关于已选择的参数的索引图案的关系中。
6、 如权利要求4所述的半导体装置，其中第一子地址生成器包括 加法和移位部分，其被配置为对第一数量的最高有效位和第二数量的最高有效位之间对应位执行加法和移位来输出已相加和已移位的地址；以及加法部分，其被配置为相加从已相加和已移位的地址中选择的地址来生 成第一子地址。
7、 如权利要求1所述的半导体装置，还包括比率生成器，其被配置为响应于当前像素值的第 一数量的最低有效位和 先前像素值的第二数量的最低有效位计算校正参数之间的距离比率；以及双线性内插器，其被配置为基于校正参数和从比率生成器输出的距离比 率执行双线性内插来生戍用于当前像素值的校正值。
8、 如权利要求1所述的半导体装置，其中每个当前像素值和先前像素值 指示用于包含红、绿或蓝分量的颜色的像素值。
9、 一种显示装置，包括 显示面板；半导体装置.,包括.地址生成器，其被配置为响应于包含第一选择位的当前像素值的第 一数量的最高有效位和包含第二选择位的先前像素值的第二数量的最高有效 位来输出多个地址；输出单元，其被配置为响应于多个地址确定分别与多个地址相对应 的校正参数，响应于第 一选择位和第二选择位从多个索引图案中选择索？)图 案，并且将已确定的校正参数排列到已选择的索引图案中来输出已排列的校 正参数；以及控制器，控制半导体装置和显示面板之间的当前像素、先前像素和校正 参数的输入和输出，其中索引图案是能够根据在包含多个索引的查询表中已确定校正参数的 位置而生成的图案。
10、 一种生成校正参数的方法，包括响应于包含第 一选择位的当前像素值的第一数量的最高有效位和包含第 二逸择位的先前像素值的第二数量的最高有效位输出多个地址； 响应于多个地址确定分别与多个地址相对应的校正参数； 响应于第 一选择位和第二选择位从多个索引图案中选择索引图案； 将已确定的校正参数排列到已选择的索引图案中来生成已排列的校正参 数；以及输出已排列的校正参数，其中索引图案是能够根据在包含多个索引的查询表中已确定校正参数的 位置而生成的图案。
11、 如权利要求10所述的方法，其中输出已排列的校正参数包括 响应于使用包含多个存储器的存储器单元的多个地址来输出分别与多个地址相对应的校正参数，其中每个存储器根据多个索引中的一个索引存储多 个校正参数；以及响应于第一选择位和第二选择位将从存储器单元输出的校正参数排列到 索引图案中。
12、 如权利要求10所述的方法，其中多个地址的输出包括 基于第一数量的最高有效位和第二数量的最高有效位生成多个第一地址；以及响应于第 一数量的最高有效位和第二数量的最高有效位传送多个第 一地 址中的地址到多个存储器的每一个存储器的相对应的一个。
13、 如权利要求12所述的方法，其中多个第一地址的生成包含响应于第 一数量的最高有效位和第二数量的最高有效位，以第一矩阵图案生成多个第 一子地址，以及响应于第一数量的最高有效位和第二数量的最高有效位，以 第二矩阵图案生成多个第二子地址，以及其中传送多个第 一地址中的地址包括响应于第 一数量的最高有效位和第 二数量的最高有效位来传送第一子地址和第二子地址中的地址到每个相对应 的存储器。
14、 如权利要求13所述的方法，其中多个第一子地址的生成包括对第一 数量的最高有效位和第二数量的最高有效位之间的对应位执行加法和移位， 以在包含多个索引的查询表中生成用于选择参数和参数群的第 一子地址，其 中参数通过第 一数量的最高有效位和第二数量的最高有效位而选择，而参数群处于关于已选择参数的索引图案的关系中。
15、 如权利要求13所述的方法，其中多个第一子地址的生成包括对第 一数量的最高有效位和第二数量的最高有效位之间的对应位执行加 法和移位来输出已相加和已移位的地址；以及相加从已相加和已移位的地址中选择的地址来生成第一子地址。
16、 如权利要求10所述的方法，其中每个当前像素值和先前像素值指示 用于包含红、绿或蓝分量的颜色的像素值。
17、 一种通过机器可读取的程序存储装置，确实地实施通过机器可执行 的指令程序来执行用于生成校正参数的方法步骤，其中方法步骤包括响应于包含第一选摔位的当前像素值的第一数量的最高有效位和包含第 二选择位的先前像素值的第二数量的最高有效位输出多个地址； .响应于多个地址确定分别与多个地址相对应的校正参数；响应于第一选择位和第二选择位从多个索引图案中选择一个索引图案；将已确定的校正参数排列到已选择的索引图案中来生成已排列的校正参 数；以及输出已排列的校正参数，其中索引图案是能够根据在包含多个索引的查询表中已确定的校正参数 的位置而生成的图案。
全文摘要
公开了包含校正参数生成器的半导体装置及生成校正参数的方法。一种半导体装置，包含地址生成器和输出单元。地址生成器被配置为响应于包含第一选择位的当前像素值的第一数量的最高有效位和包含第二选择位的先前像素值的第二数量的最高有效位输出多个地址。输出单元被配置为响应于多个地址确定分别与多个地址相对应的校正参数，响应于第一选择位和第二选择位从多个索引图案中选择索引图案，并且将已确定的校正参数排列到已选择的索引图案中来输出已排列的校正参数。索引图案是能够根据在包含多个索引的查询表中已确定的校正参数的位置而生成的图案。
文档编号G09G5/36GK101345032SQ20071030762
公开日2009年1月14日 申请日期2007年12月29日 优先权日2007年1月11日
发明者詹劲峰, 金钟善 申请人:三星电子株式会社