专利名称：一种栅极驱动电路、驱动方法及液晶显示装置的制作方法
技术领域：
本发明涉及液晶显示技术领域，特别涉及一种栅极驱动电路、驱动方法及液晶显示装置。
背景技术：
双向扫描栅极驱动电路，可以利用原有的移位寄存器做简单的结构调整来实现，但是原有的复位电路不再适用。现有的双向扫描栅极驱动电路中，单独使用栅极扫描起始信号(STV信号)对第一级双向移位寄存器和最后一级移位寄存器进行复位时，因为有空白(Dummy)时间,STV信号不正好是第一级或者最后一级移位寄存器输出的一个单兀时间的信号，比如对应STV信号，分辨率为1920*1080的面板一帧的扫描时间为(NX —个单元时间)，N〉1080，{ (N-1080)X 一个单元时间}即为Dummy的时间。其中，一个单元时间为I/帧频/垂直分辨率。针对上述问题，现有的技术的解决方案是在第一级双向移位寄存器上方，以及最后一行寄存器的下方各增加一个伪级(Dummy)。伪级上的输出尽管不正确，但是可以保证正常扫描线上输出正确。这种方法仍未从根本上解决最后一行和第一行的输出异常问题，且增加了实施成本。
发明内容
(一)要解决的技术问题本发明要解决的技术问题是提供一种栅极驱动电路、驱动方法及液晶显示装置，以解决双向移位寄存器电路的第一级双向移位寄存器和最后一级双向移位寄存器不能够正常复位的问题。(二)技术方案为解决上述技术问题，本发明提供一种栅极驱动电路，其包括多级双向移位寄存器，互相按照这样一种方式连接来自每个双向移位寄存器输出端的输出信号输入到前一级所述双向移位寄存器的反向脉冲输入端，并输入到后一级所述双向移位寄存器的正向脉冲输入端，各级所述双向移位寄存器是在第一时钟信号和第二时钟信号的控制下工作的，所述第一时钟信号和所述第二时钟信号的相位相反；第一复位电路，所述第一复位电路包括分别与所述多级双向移位寄存器的第一级移位寄存器的正向脉冲输入端和反向脉冲输入端电连接的第一输入端和第二输入端，与所述第二时钟信号连接的第一时钟控制端，与所述第一级移位寄存器的输出端电连接的第一复位输出端，以及低电平信号端；第二复位电路，所述第二复位电路包括分别与所述多级双向移位寄存器的最后一级移位寄存器的正向脉冲输入端和反向脉冲输入端电连接的第三输入端和第四输入端，与所述第二时钟信号连接的第二时钟控制端，与所述最后一级移位寄存器的输出端电连接的第二复位输出端，以及低电平信号端；
所述第一输入端和所述第四输入端用于接收扫描起始信号。其中，所述第一复位电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管的栅极和源极均与所述第一时钟控制端电连接；所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极和所述第四薄膜晶体管的栅极相互电连接；所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的漏极和第四薄膜晶体管的漏极均与所述低电平信号端电连接；所述第二薄膜晶体管的栅极与所述第一输入端电连接；所述第三薄膜晶体管的栅极与所述第二输入端电连接；所述第四薄膜晶体管的源极与所述第一复位输出端电连接。其中，所述第二复位电路包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管和第八薄膜晶体管；所述第五薄膜晶体管的栅极和源极均与所述第二时钟控制端电连接；所述第五薄膜晶体管的漏极、所述第六薄膜晶体管的源极、所述第七薄膜晶体管的源极和所述第八薄膜晶体管的栅极相互电连接；所述第六薄膜晶体管的漏极、所述第七薄膜晶体管的漏极和第八薄膜晶体管的漏极均与所述低电平信号端电连接；所述第六薄膜晶体管的栅极与所述第三输入端电连接；所述第七薄膜晶体管的栅极与所述第四输入端电连接；所述第八薄膜晶体管的源极与所述第二复位输出端电连接。其中，所有所述薄膜晶体管均采用N型薄膜晶体管。本发明还提供一种液晶显示装置，所述液晶显示装置包含所述的栅极驱动电路。其中，所述栅极驱动电路集成在所述液晶显示装置的阵列基板上。本发明还提供一种用于向包含所述的栅极驱动电路的显示装置提供栅极驱动信号的驱动方法，所述驱动方法包括当进行从第一级双向移位寄存器到最后一级双向移位寄存器的正向扫描时，第二复位电路输出的第二复位信号使最后一级双向移位寄存器正确复位；当进行从最后一级双向移位寄存器到第一级双向移位寄存器的反向扫描时，第一复位电路输出的第一复位信号使第一级的双向移位寄存器正确复位。(三)有益效果本发明所述栅极驱动电路、驱动方法及液晶显示装置，在第一级双向移位寄存器的前端设置第一复位电路，以及在最后一级双向移位寄存器的后端设置第二复位电路，利用现有的时钟信号，该双向移位寄存器电路通过STV信号对第一级双向移位寄存器及最后一级双向移位寄存器能够正确复位，且不影响其它各级的输出。
图1是现有的双向扫描栅极驱动电路的电路示意图；图2是本发明实施例所述栅极驱动电路的电路示意图3是本发明的实施例的第一复位电路的电路结构示意图；图4是本发明的实施例的第二复位电路的电路结构示意图；图5a是本发明实施例所述栅极驱动电路在正向扫描时第一复位电路的时序图；图5b是本发明实施例所述栅极驱动电路在正向扫描时第二复位电路的时序图；图6a是本发明实施例所述栅极驱动电路在反向扫描时第二复位电路的时序图；图6b是本发明实施例所述栅极驱动电路在反向扫描时第一复位电路的时序图； 图7是本发明实施例所述用于向包含图2中的栅极驱动电路的显示装置提供栅极驱动
信号的驱动方法流程图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限 制本发明的范围。图2是本发明实施例所述栅极驱动电路的电路示意图，如图2所示，所述栅极驱动电路包括多级双向移位寄存器(SR1、SR2、……SRN)，互相按照这样一种方式连接来自每个双向移位寄存器输出端OUTPUT的输出信号输入到前一级所述双向移位寄存器的反向脉冲输入端INPUT_B，并输入到后一级所述双向移位寄存器的正向脉冲输入端INPUT_F，各级所述双向移位寄存器是在第一时钟信号CLK和第二时钟信号CLKB的控制下工作的，所述第一时钟信号CLK和所述第二时钟信号CLKB的相位相反；第一复位电路RESET Unitl，所述第一复位电路RESET Unitl包括分别与所述多级双向移位寄存器的第一级移位寄存器SRl的正向脉冲输入端INPUT_F和反向脉冲输入端INPUT_B电连接的第一输入端INPUTl和第二输入端INPUT2，与所述第二时钟信号CLKB连接的第一时钟控制端CLKM，与所述第一级移位寄存器SRl的输出端OUTPUT电连接的第一复位输出端OUTPUT-RESET I，以及低电平信号端VSS ；第二复位电路RESET Unit2，所述第二复位电路RESET Unit2包括分别与所述多级双向移位寄存器的最后一级移位寄存器SRN的正向脉冲输入端INPUT_F和反向脉冲输入端INPUT_B电连接的第三输入端INPUT3和第四输入端INPUT4，与所述第二时钟信号CLKB连接的第二时钟控制端CLKN，与所述最后一级移位寄存器SRN的输出端OUTPUT电连接的第二复位输出端0UTPUT-RESET2，以及低电平信号端VSS ；所述第一输入端INPUTl和所述第四输入端INPUT4用于接收扫描起始信号STV。需要说明的是本发明中的所有低电平信号端都是用VSS来表示。本实施例中双向扫描栅极驱动电路是由两个扫描方向控制端Vdl和Vd2 (图2中未标出)控制扫描方向的。具体地，当Vdl为高电平，Vd2为低电平时，栅极驱动电路进行由第一级移位寄存器SRl到最后一级移位寄存器SRN的正向扫描，此时第一级双向移位寄存器SRl的正向脉冲输入端INPUT_F接收扫描起始信号STV，SR1的反向脉冲输入端INPUT_B接收第二级移位寄存器SR2的输出信号，且INPUT_B端此时用作SRl的复位信号输入端；其他各级移位寄存器的INPUT_F端都用于接收上一级的输出信号，接收下一级的输出信号用于对本级移位寄存器进行复位。当Vdl为低电平，Vd2为高电平时，栅极驱动电路进行从最后一级移位寄存器SRN到第一级移位寄存器SRl的反向扫描,此时最后一级双向移位寄存器SRN的反向脉冲输入端INPUT_B接收扫描起始信号STV，SRN的正向脉冲输入端INPUT_F接受倒数第二级移位寄存器SRN-1的输出信号用于对SRN的输出信号进行复位；其他各级移位寄存器的INPUT_B端都用于接收下一级的输出信号，INPUT_F端接收上一级的输出信号用于对本级移位寄存器进行复位。图3是本发明的实施例所述第一复位电路的电路结构示意图。如图3所示，所述第一复位电路，包括第一薄膜晶体管TFTl、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和第四薄膜晶体管TFT4。具体地，第一薄膜晶体管TFTl的栅极和源极均与第一时钟控制端CLKM电连接；第一薄膜晶体管TFTl的漏极、第二薄膜晶体管TFT2的源极、第三薄膜晶体管TFT3的源极和第四薄膜晶体管TFT4的栅极相互电连接；TFT2的漏极、TFT3的漏极和TFT4的漏极均与低电平信号端VSS电连接；第二薄膜晶体管TFT2的栅极与第一输入端电INPUTl连接；第三薄膜晶体管TFT3的栅极与第二输入端INPUT2电连接；第四薄膜晶体管TFT4的源极与第一复位输出端电OUTPUT-RESET I连接。图4是本发明的实施例所述第二复位电路的电路结构示意图。如图4所示第二复位电路包括第五薄膜晶体管TFT5、第六薄膜晶体管TFT6、第七薄膜晶体管TFT7和第八薄膜晶体管TFT8。具体地，第五薄膜晶体管TFT5的栅极和源极均与第二时钟控制端CLKN电连接；第五薄膜晶体管TFT5的漏极、第六薄膜晶体管TFT6的源极、第七薄膜晶体管TFT7的源极和第八薄膜晶体管TFT8的栅极相互电连接；TFT6的漏极、TFT7的漏极和TFT8的漏极均与低电平信号端VSS电连接；第六薄膜晶体管TFT6的栅极与第三输入端INPUT3电连接；第七薄膜晶体管TFT7的栅极与第四输入端INPUT4电连接；第八薄膜晶体管TFT8的源极与所述第二复位输出端0UTPUT-RESET2电连接。优选的，本发明中的第一复位电路和/或第二复位电路中的所有薄膜晶体管都是N型薄膜晶体管，并且需要说明的是上述所有薄膜晶体管的源极和漏极可以互换位置。另夕卜，第一复位电路和第二复位电路的具体电路结构并不限于本发明实施例中的电路结构，第一复位电路和第二复位电路也可以是其他具有类似功能的复位电路。本发明的栅极驱动电路中第一复位电路的VSS端以及所述第二复位电路的VSS端均与各级双向移位寄存器的VSS端相互电连接。第一复位电路的CLKM端和第二复位电路的CLKN端用于输入CLKB信号。本发明实施例的双向移位寄存器可采用专利申请号为CN201110241400. 8中的移位寄存器电路。需要说明的是，双向移位寄存器的电路结构并不限于上述专利文献，其他的符合本发明的具有类似功能的移位寄存器电路都可适用于本发明。图5a是本发明实施例所述栅极驱动电路在正向扫描时第一复位电路的时序图。在图5a中，CLKB表不正向扫描时输入第一复位电路的第一时钟控制端CLKM的时钟信号的波形，STV/INPUT1即表示扫描起始信号的波形，也是第一复位电路的第一输入端INPUTl的输入波形，INPUT2表示第二级双向移位寄存器SR2的输出端OUTPUT的输出信号波形，OUTl为第一级双向移位寄存器SRl的输出信号波形，RESET表示图3中的第一复位电路中RESET点的信号波形。具体地，图5a的时序图结合图3的第一复位电路的电路结构图，在tl时间段内，CLKB为高电平，此时图3中的第一复位电路中的第一薄膜晶体管TFTl导通，STV信号和INPUTl都为高电平，此时图3中的第一复位电路中的第二薄膜晶体管TFT2也导通，INPUT2为低电平，OUTl为低电平，此时图3中的第一复位电路中的第三薄膜晶体管TFT3截止，此时第一复位电路中薄膜晶体管TFTl和TFT2要能够使此时图3中第一复位电路中的RESET点为低电平，这样第四薄膜晶体管TFT4截止，因此在tl时段第一复位电路对第一级双向移位寄存器的输出不起作用。在t2时间段，CLKB变为低电平，TFTl截止，STV信号和INPUTl变为低电平，此时TFT2截止，INPUT2仍为低电平，此时TFT3仍保持截止状态，所以此时RESET点的电位仍保持在低电平，TFT4仍是截止的。在t3时段内，CLKB变为高电平，TFTl导通，STV信号和INPUTl仍保持低电平，此时TFT2仍保持截止状态，INPUT2此时变为高电平，此时TFT3导通，并且TFTl和TFT3要能够使在t3时段内的RESET点的电位仍保持低电平，TFT4仍处在截止状态。在t4时段内，CLKB、STV/INPUT1、INPUT2和OUTl均为低电平，此时TFT1、TFT2和TFT3均处于截止状态，此时的RESET点电位仍保持在低电平，因此TFT4也是截止的。在其他时段内，RESET电位在CLKB的控制下保持高电平，此时TFT4是导通的，并且此时第一级移位寄存器SRl的输出端也是低电位。综上所述，在图5a中，RESET点的电位不会影响第一级双向移位寄存器的正常输出，也就是说在正向扫描时第一复位电路不会影响第一级双向移位寄存器的正常输出。图5b是本发明实施例所述栅极驱动电路在正向扫描时第二复位电路的时序图。在图5b中，CLKB表示正向扫描时输入第二复位电路的第二时钟控制端CLKN的时钟信号的波形，STV/INPUT4即表示扫描起始信号的波形，也是第二复位电路的第四输入端INPUT4的输入波形，INPUT3表示倒数第二级双向移位寄存器SR (N-1)的输出端OUTPUT的输出信号波形，OUTN为最后一级双向移位寄存器SRN的输出信号波形，RESET表示图4中的第二复位电路中RESET点的信号波形。具体地，图5b的时序图结合图4的第二复位电路的电路结构图进行说明，在t5时间段内，CLKB为高电平，此时图4中的第二复位电路中的第五薄膜晶体管TFT5导通，STV信号和INPUT4都为低电平，此时图4中的第二复位电路中的第七薄膜晶体管TFT7截止，INPUT3为高电平，因此图4中的第二复位电路中的第六薄膜晶体管TFT6导通，此时第二复位电路中薄膜晶体管TFT5和TFT6要满足能够使此时图4中第二复位电路中的RESET点为低电平，这样此时第八薄膜晶体管TFT8截止，因此在t5时段第二复位电路对倒数第一级双向移位寄存器的输出不起作用。在t6时间段，CLKB变为低电平，TFT5截止，STV信号和INPUT4仍为低电平，此时TFT7仍保持截止状态，INPUT3变为低电平，因此TFT6截止，所以此时RESET点的电位仍保持在低电平，所以TFT8仍是截止的。在t7时段内，CLKB为高电平，STV/INPUT4、INPUT3为低电平，此时TFT5导通，TFT6、TFT7均是截止的，所以此时RESET点为高电平，TFT8导通，第二复位电路的0UTPUT-RESET2电位为低电平，因此OUTN此时被复位为低电平。在t8时端内，CLKB变为低电平，此时RESET点仍保持高电平，所以OUTN仍保持低电平，在t9时段内，CLKB和STV/INPUT4为高电平，INPUT3为低电平，此时TFT5和TFT7导通，TFT6截止，此时TFT5和TFT7要满足能够使RESET点的电位为低电位，这样TFT8截止，OUTN的输出仍保持在低电平；在tlO时段内，CLKB和STV/INPUT4变为低电平，INPUT3仍为低电平，TFT5、TFT6、TFT7均截止，RESET点仍维持在低电平，OUTN输出仍为低电平；在其他时段内，RESET点在CLKB的控制下均处在高电平，这样OUTN的输出也一直保持在电位。上述为正向扫描时，第二复位电路对最后一级移位寄存器的复位原理的说明。
图6a是本发明实施例所述栅极驱动电路在反向扫描时第二复位电路的时序图。在图6a中,CLKB表不反向扫描时输入第二复位电路的第二时钟控制端CLKN的时钟信号的波形，STV/INPUT4即表示扫描起始信号的波形，也是第二复位电路的第四输入端INPUT4的输入波形，INPUT3表示第二复位电路的第三输入端的波形，也是倒数第二级双向移位寄存器SR (N-1)的输出端OUTPUT的输出信号波形，OUTN为最后一级双向移位寄存器SRN的输出信号波形，RESET表示图4中的第二复位电路中RESET点的信号波形。此时第二复位电路中各个TFT的工作原理与图5a中第一复位电路的各个TFT的原理类似，具体的，TFT5对应TFT1，TFT7对应TFT2，TFT6对应TFT3，TFT8对应TFT4，具体原理这里不再详述。与正向扫描时第一复位电路的情况类似，在反向扫描时，第二复位电路中的RESET点的电位同样不会影响最后一级双向移位寄存器的正常输出。图6b是本发明实施例所述栅极驱动电路在反向扫描时第一复位电路的时序图。在图6b中,CLKB表不反向扫描时输入第一复位电路的第一时钟控制端CLKM的时钟信号的波形，STV/INPUT1即表示扫描起始信号的波形，也是第一复位电路的第一输入端INPUTl的输入波形，0UT2/INPUT2表示第二级双向移位寄存器SR2的输出端OUTPUT的输出信号波形，也是第一复位电路的第二输入端的输入波形；0UT1为第一级双向移位寄存器SRl的输出信号波形，RESET表示图3中的第一复位电路中RESET点的信号波形。此时第一复位电路的工作原理与正向扫描时第二复位电路的工作原理类似，第一复位电路的TFTl对应第二复位电路的TFT5，第一复位电路的TFT2对应第二复位电路的TFT7，第一复位电路的TFT3对应第二复位电路的TFT6，第一复位电路的TFT4对应第二复位电路的TFT8，具体的原理可以参考对图5b的具体描述，此处不再详述。因此在反向扫描时的第一复位电路能够对第一级双向移位寄存器实现正确复位。本发明还提供一种液晶显示装置，所述液晶显示装置包含上述的栅极驱动电路，优选的，所述栅极驱动电路集成在所述液晶显示装置的阵列基板上。图7是本发明实施例所述用于向包含图2中的栅极驱动电路的显示装置提供栅极驱动信号的驱动方法流程图，如图7所示，所述方法包括步骤当进行从所述多级双向移位寄存器的第一级双向移位寄存器到最后一级双向移位寄存器的正向扫描时，第二复位电路输出第二复位信号使最后一级的双向移位寄存器正确复位，具体的复位原理参见对图5b时序图的详细说明。当进行从所述多级双向移位寄存器的最后一级双向移位寄存器到第一级双向移位寄存器的反向扫描时，第一复位电路输出第一复位信号使第一级的双向移位寄存器正确复位，具体的复位原理参见对图6b时序图的说明。本发明实施例所述栅极驱动电路、驱动方法及液晶显示装置，通过在第一级双向移位寄存器的前端设置第一复位电路，以及在最后一级双向移位寄存器的后端设置第二复位电路，利用现有的时钟信号，该双向移位寄存器电路通过STV信号对第一级双向移位寄存器及最后一级双向移位寄存器能够正确复位，且不影响其它各级的输出。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种栅极驱动电路，其特征在于，包括 多级双向移位寄存器，互相按照这样一种方式连接来自每个双向移位寄存器输出端的输出信号输入到前一级所述双向移位寄存器的反向脉冲输入端，并输入到后一级所述双向移位寄存器的正向脉冲输入端，各级所述双向移位寄存器是在第一时钟信号和第二时钟信号的控制下工作的，所述第一时钟信号和所述第二时钟信号的相位相反； 第一复位电路，所述第一复位电路包括分别与所述多级双向移位寄存器的第一级移位寄存器的正向脉冲输入端和反向脉冲输入端电连接的第一输入端和第二输入端，与所述第二时钟信号连接的第一时钟控制端，与所述第一级移位寄存器的输出端电连接的第一复位输出端，以及低电平信号端； 第二复位电路，所述第二复位电路包括分别与所述多级双向移位寄存器的最后一级移位寄存器的正向脉冲输入端和反向脉冲输入端电连接的第三输入端和第四输入端，与所述第二时钟信号连接的第二时钟控制端，与所述最后一级移位寄存器的输出端电连接的第二复位输出端，以及低电平信号端； 所述第一输入端和所述第四输入端用于接收扫描起始信号。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一复位电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管； 所述第一薄膜晶体管的栅极和源极均与所述第一时钟控制端电连接； 所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的源极、所述第三薄膜晶体管的源极和所述第四薄膜晶体管的栅极相互电连接； 所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的漏极和第四薄膜晶体管的漏极均与所述低电平信号端电连接； 所述第二薄膜晶体管的栅极与所述第一输入端电连接； 所述第三薄膜晶体管的栅极与所述第二输入端电连接； 所述第四薄膜晶体管的源极与所述第一复位输出端电连接。
3.如权利要求1所述的栅极驱动电路，其特征在于，所述第二复位电路包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管和第八薄膜晶体管； 所述第五薄膜晶体管的栅极和源极均与所述第二时钟控制端电连接； 所述第五薄膜晶体管的漏极、所述第六薄膜晶体管的源极、所述第七薄膜晶体管的源极和所述第八薄膜晶体管的栅极相互电连接； 所述第六薄膜晶体管的漏极、所述第七薄膜晶体管的漏极和第八薄膜晶体管的漏极均与所述低电平信号端电连接； 所述第六薄膜晶体管的栅极与所述第三输入端电连接； 所述第七薄膜晶体管的栅极与所述第四输入端电连接； 所述第八薄膜晶体管的源极与所述第二复位输出端电连接。
4.如权利要求2或3所述的栅极驱动电路，其特征在于，所有所述薄膜晶体管均采用N型薄膜晶体管。
5.一种液晶显示装置，其特征在于，所述液晶显示装置包含权利要求1-4任一项所述的栅极驱动电路。
6.如权利要求5所述的液晶显示装置，其特征在于，所述栅极驱动电路集成在所述液晶显示装置的阵列基板上。
7.一种用于向包含如权利要求1所述的栅极驱动电路的显示装置提供栅极驱动信号的驱动方法，其特征在于，所述驱动方法包括 当进行从所述多级双向移位寄存器的第一级双向移位寄存器到最后一级双向移位寄存器的正向扫描时，第二复位电路输出的第二复位信号使所述最后一级双向移位寄存器正确复位； 当进行从所述多级双向移位寄存器的最后一级双向移位寄存器到第一级双向移位寄存器的反向扫描时，第一复位电路输出的第一复位信号使所述第一级双向移位寄存器正确复位。
全文摘要
本发明公开了一种栅极驱动电路、驱动方法及液晶显示装置。栅极驱动电路包括多级双向移位寄存器、第一复位电路和第二复位电路；第一复位电路包括分别与第一级双向移位寄存器的输入端和反向脉冲输入端电连接的第一输入端和第二输入端，与第二时钟信号连接的第一时钟控制端，与第一级双向移位寄存器的输出端连接的复位输出端，以及低电平信号端。所述栅极驱动电路、驱动方法及液晶显示装置，解决了双向移位寄存器电路通过STV信号对第一级双向移位寄存器及最后一级双向移位寄存器不能正确复位的问题。
文档编号G09G3/36GK103050077SQ20121054576
公开日2013年4月17日 申请日期2012年12月14日 优先权日2012年12月14日
发明者张玉婷 申请人:京东方科技集团股份有限公司