显示装置及其驱动方法

显示装置及其驱动方法
【专利摘要】本发明公开了一种显示装置及其驱动方法。所述显示装置包括显示面板和源极驱动器集成电路（IC），所述显示面板包括数据线、与所述数据线交叉的栅极线和像素，所述源极驱动器IC通过数据线对与时序控制器连接，恢复从所述时序控制器输入的控制数据包的控制信息并向所述数据线提供视频数据的数据电压。所述时序控制器将水平空白周期中传输的控制数据包的数量设定为少于在除所述水平空白周期之外的周期中传输的控制数据包的数量。所述源极驱动器IC根据在所述控制数据包之前传输的起始信息读取控制数据包的数量。
【专利说明】显示装置及其驱动方法
[0001]本申请要求2012年10月31日提交的韩国专利申请N0.10_2012_0122485的优先权，为了所有目的在此援引该专利申请作为参考，如同在这里完全阐述一样。
【技术领域】
[0002]本发明的实施方式涉及一种显示装置及其驱动方法。
【背景技术】
[0003]有源矩阵液晶显示器使用薄膜晶体管(TFT)作为开关元件显示运动图像。有源矩阵液晶显示器可作得比阴极射线管(CRT)更小且更加紧凑，因而可应用于便携式信息装置、办公设备、计算机等的显示单元。此外，有源矩阵液晶显示器可应用于电视，因而正快速取代阴极射线管。
[0004]液晶显示器包括用于向液晶显示面板的数据线提供数据电压的多个源极驱动器集成电路(1C)、用于依次向液晶显示面板的栅极线提供栅极脉冲(或扫描脉冲)的多个栅极驱动器1C、用于控制源极驱动器IC和栅极驱动器IC的时序控制器等。
[0005]时序控制器通过接口例如迷你低压差分信令(LVDS)接口，向源极驱动器IC提供数字视频数据、用于采样数字视频数据的时钟、用于控制源极驱动器IC的操作的控制信号等。源极驱动器IC将从时序控制器接收的数字视频数据转换成模拟数据电压，并将模拟数据电压提供给数据线。
[0006]当时序控制器通过迷你LVDS接口以多点方式与源极驱动器IC连接时，在时序控制器与源极驱动器IC之间需要红色(R)数据传输线、绿色(G)数据传输线、蓝色(B)数据传输线、用于控制源极驱动器IC的输出和极性反转操作的操作时序的控制线、时钟传输线等。在迷你LVDS接口中，RGB数据例如RGB数字视频数据和时钟作为差分信号对来传输。因此，当同时传输奇数数据和偶数数据时，在时序控制器与源极驱动器IC之间至少需要14条线来传输RGB数据。当RGB数据为10位时，需要18条线。因而，必须在安装于时序控制器与源极驱动器IC之间的源极印刷电路板(PCB)上形成许多条线。因此，很难减小源极PCB的宽度。
[0007]对应于本 申请人:的U.S.专利 N0.8，330，699 (2012.12.11)、U.S.专利N0.7，898，518 (2011.3.1)和 U.S.专利 N0.7，948，465 (2011.5.24)中公开了一种新的信号传输协议(下文称作“EPI (时钟嵌入点对点接口)协议”)，用于以点对点的方式连接时序控制器和源极驱动器1C，以使时序控制器与源极驱动器IC之间的线数量最小并使信号传输稳定，在此援弓I这些专利的全部内容作为参考。
[0008]EPI协议满足下面的接口规则(I)到(3 )。
[0009](I)时序控制器的发送端子以点对点的方式通过数据线对与源极驱动器IC的接收端子连接。
[0010](2)在时序控制器与源极驱动器IC之间不连接单独的时钟线对。时序控制器通过数据线对，连同时钟信号一起向源极驱动器IC传输视频数据和控制数据。[0011](3)在每个源极驱动器IC中嵌入用于时钟和数据恢复(⑶R)的时钟恢复电路。时序控制器向源极驱动器IC传输时钟训练(training)图案信号或前导信号(preamblesignal)，使得时钟恢复电路的输出相位和输出频率应当被锁定。在每个源极驱动器IC中嵌入的时钟恢复电路的输出相位被锁定之后，当通过数据线对输入时钟训练图案信号和时钟信号时，时钟恢复电路产生内部时钟。
[0012]当内部时钟的相位和频率被锁定时，源极驱动器IC向时序控制器反馈输入表示输出稳定状态的高逻辑电平的锁定信号。锁定信号通过与时序控制器和最后一个源极驱动器IC连接的锁定反馈信号线被反馈输入到时序控制器。
[0013]当内部时钟的相位和频率被稳定地锁定时，每个源极驱动器IC的时钟恢复电路和时序控制器形成数据链路。时序控制器响应于从最后一个源极驱动器IC接收的锁定信号开始向源极驱动器IC传输视频数据和控制数据。
[0014]当源极驱动器IC中的一个偶数源极驱动器IC中嵌入的时钟恢复电路的输出相位和输出频率未被锁定时，锁定信号反转为低逻辑电平。最后一个源极驱动器IC向时序控制器传输低逻辑电平的锁定信号。在这种情形中，时序控制器向所有源极驱动器IC重新传输时钟训练图案信号并恢复源极驱动器IC的时钟训练。
[0015]EPI协议被配置为多个控制数据包，每个控制数据包都具有预定长度，预定长度包括用于控制源极驱动器IC的多个控制信息。一个控制数据包中包含的控制信息的量是有限的。因而，当一个控制数据包包含超过其限制量的控制信息时，传输给源极驱动器IC的控制数据包的数量增加。
[0016]控制数据包在水平空白周期期间传输。水平空白周期是位于向显示面板的第N条线的像素写入第N个线数据的第N个水平周期与向显示面板的第(N+1)条线的像素写入第(N+1)个线数据的第(N+1)个水平周期之间的、不存在数据的非常短的时间，其中N是正整数。当多个控制数据包的长度之和增加时，水平空白裕度(margin)不足。因此，显示面板上显示的图像会畸变，或者会导致源极驱动器IC的误操作。

【发明内容】

[0017]本发明的实施方式提供了一种即使传输给源极驱动器集成电路的控制信息的量增加，也能确保水平空白裕度的显示装置及其驱动方法。
[0018]根据本发明的实施方式提供一种显示装置，包括:显示面板，所述显示面板包括数据线、与所述数据线交叉的栅极线以及以矩阵形式布置的像素；和源极驱动器集成电路(1C)，所述源极驱动器IC通过数据线对与时序控制器连接并被配置成恢复从所述时序控制器输入的控制数据包的控制信息并向所述数据线提供视频数据的数据电压，其中所述时序控制器将水平空白周期中传输的控制数据包的数量设定为少于在除所述水平空白周期之外的周期中传输的控制数据包的数量，其中所述源极驱动器IC根据在控制数据包之前传输的起始信息来读取控制数据包的数量。
[0019]根据本发明的实施方式提供一种用于驱动显示装置的方法，所述显示装置包括显示面板和源极驱动器集成电路(1C)，所述显示面板包括数据线、与所述数据线交叉的栅极线以及以矩阵形式布置的像素，所述源极驱动器IC通过数据线对与时序控制器连接，恢复从所述时序控制器输入的控制数据包的控制信息并向所述数据线提供视频数据的数据电压，所述方法包括:将水平空白周期中传输的控制数据包的数量设定为少于在除所述水平空白周期之外的周期中传输的控制数据包的数量；以及根据在控制数据包之前传输到所述源极驱动器IC的起始信息来定义控制数据包的数量。
【专利附图】

【附图说明】
[0020]给本发明提供进一步理解并且并入本申请中以组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中:
[0021]图1是根据本发明一典型实施方式的液晶显示器的框图；
[0022]图2图解了图1中所示的时序控制器与源极驱动器集成电路(IC)之间的线；
[0023]图3图解了内部源极输出使能信号的下降沿与视频数据包之间的重叠的例子；
[0024]图4图解了通过使内部源极输出使能信号的下降沿提前来确保水平空白裕度的例子；
[0025]图5图解了即使内部源极输出使能信号的下降沿提前，当连续传输的控制数据包的数量增加时，也不能确保水平空白裕度的例子；
[0026]图6是以连续的方式图解根据本发明一典型实施方式的用于驱动显示装置的方法的流程图；
[0027]图7图解了与图2中所示的时序控制器和源极驱动器IC中的控制数据包相关的发送和接收电路；
[0028]图8图解了在除水平空白周期之外的周期中传输的起始信息的例子；以及
[0029]图9图解了在水平空白周期中传输的起始信息的例子。
【具体实施方式】
[0030]现在将详细描述本发明的实施方式，附图中图解了这些实施方式的一些例子。尽可能地在整个附图中使用相同的参考数字表示相同或相似的部件。应当注意，如果确定已知技术可能误导本发明的实施方式，则将省略对这些已知技术的详细描述。
[0031]根据本发明一典型实施方式的显示装置可由诸如液晶显示器(IXD)、场发射显示器(FED)、等离子体显示面板(PDP)和有机发光显示器这样的平板显示器实现。在下面的描述中，将使用液晶显示器作为平板显示器的一个例子描述本发明的实施方式。也可使用其他平板显不器。
[0032]如图1中所示，根据本发明实施方式的显示装置包括显示面板PNL、时序控制器TC0N、源极驱动器集成电路(IC) SDIC#1到SDIC#8、和栅极驱动器IC⑶IC#1到⑶IC#4。
[0033]在显示面板PNL的基板之间形成有液晶层。显示面板PNL包括数据线、与数据线交叉的栅极线以及以矩阵形式布置的像素，例如，显示面板PNL包括根据m条数据线DL和η条栅极线GL的交叉结构以矩阵形式布置的mXn个液晶单元Clc，其中m和η是正整数。
[0034]在显示面板PNL的下玻璃基板上形成有像素阵列，像素阵列包括数据线DL、栅极线GL、薄膜晶体管(TFT)、存储电容器Cst等。每个液晶单元Clc由通过TFT被提供数据电压的像素电极I与被提供公共电压Vcom的公共电极2之间的电场驱动。TFT的栅极与栅极线GL连接，TFT的源极与数据线DL连接。TFT的漏极与液晶单元Clc的像素电极I连接。TFT响应于通过栅极线GL提供的栅极脉冲导通，并将来自数据线DL的正、负模拟数据电压提供给液晶单元Clc的像素电极I。
[0035]在显示面板PNL的上玻璃基板上形成有黑矩阵、滤色器等。在诸如扭曲向列(TN)模式和垂直取向(VA)模式这样的垂直电场驱动方式中，公共电极2形成在上玻璃基板上。在诸如面内切换(IPS)模式和边缘场切换(FFS)模式这样的水平电场驱动方式中，公共电极2与像素电极I一起形成在下玻璃基板上。
[0036]偏振板分别贴附到显示面板PNL的上玻璃基板和下玻璃基板。在显示面板PNL的上、下玻璃基板上分别形成有用于设定液晶的预倾角的取向层。在显示面板PNL的上、下玻璃基板之间形成有衬垫料，以保持液晶单元Clc的单元间隙恒定。
[0037]应用于本发明实施方式的液晶显示面板的液晶模式可由包括TN模式、VA模式、IPS模式和FFS模式在内的任何液晶模式实现。此外，根据本发明实施方式的液晶显示器可由任何类型的液晶显示器包括透射型液晶显示器、透反射型液晶显示器和反射型液晶显示器实现。
[0038]时序控制器TCON从外部主系统接收外部时序信号，如垂直同步信号Vsync、水平同步信号Hsync、外部数据使能信号DE和主时钟CLK。时序控制器TCON使用外部时序信号产生用于控制源极驱动器IC SDIC#1到SDIC#8和栅极驱动器IC⑶IC#1到⑶IC#4的时序控制信号。时序控制信号包括用于控制栅极驱动器IC GDIC#1到GDIC#4的操作时序的栅极时序控制信号和用于控制源极驱动器IC SDIC#1到SDIC#8的操作时序的源极时序控制信号。
[0039]栅极时序控制信号包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE等。栅极起始脉冲GSP表示扫描操作的起始时序，从而通过第一栅极驱动器IC⑶IC#1产生第一栅极脉冲。栅极移位时钟GSC是用于移位栅极起始脉冲GSP的时钟。每个栅极驱动器IC GDIC#1到GDIC#4的移位寄存器在栅极移位时钟GSC的上升沿处移位栅极起始脉冲GSP。每个栅极驱动器IC⑶IC#1到⑶IC#4接收前一个栅极驱动器IC的进位信号作为栅极起始脉冲并开始操作。栅极输出使能信号GOE控制栅极驱动器IC GDIC#1到GDIC#4的输出时序。栅极时序控制信号可被编码成控制数据包并传输到源极驱动器IC SDIC#1到SDIC#8。源极驱动器IC SDIC#1到SDIC#8通过数据线对连接到时序控制器，恢复从时序控制器输入的控制数据包的控制信息，并将视频数据DATA的数据电压提供给数据线。例如，源极驱动器IC SDIC#1到SDIC#8可从控制数据包恢复栅极时序控制信号并将恢复后的栅极时序控制信号传输到栅极驱动器IC⑶IC#1到⑶IC#4。当时序控制器TCON产生的栅极时序控制信号直接传输到栅极驱动器IC GDIC#1到GDIC#4时，控制数据包中可省略栅极时序控制信息。
[0040]栅极驱动器IC⑶IC#1到⑶IC#4响应于栅极时序控制信号依次向栅极线GL提供与数据电压同步的栅极脉冲。
[0041]源极时序控制信号包括用于控制源极驱动器IC SDIC#1到SDIC#8的操作的控制信息。例如，源极时序控制信号包括极性控制信息、源极输出时序信息等。源极驱动器ICSDIC#1到SDIC#8恢复极性控制信息，产生内部极性控制信号P0L，由此根据极性控制信号的逻辑电平反转数据电压的极性。源极驱动器IC SDIC#1到SDIC#8恢复源极输出时序信息，产生内部源极输出使能信号S0E。根据内部源极输出使能信号SOE的逻辑电平控制从源极驱动器ICSDIC#1到SDIC#8输出的数据电压的输出时序。源极输出使能信号SOE可被编码成控制数据包并可传输到源极驱动器IC SDIC#1到SDIC#8。
[0042]在每个源极驱动器IC SDIC#1到SDIC#8中可嵌入产生正、负伽马补偿电压的电路。在这种情形中，通过控制数据包传输到源极驱动器IC SDIC#1到SDIC#8的源极时序控制信号可包括用于控制伽马补偿电压的伽马补偿控制信息。
[0043]源极驱动器IC SDIC#1到SDIC#8可从控制数据包恢复栅极时序控制信号，并可将恢复后的栅极时序控制信号传输到栅极驱动器IC⑶IC#1到⑶IC#4。
[0044]源极驱动器IC SDIC#1到SDIC#8包括通过数据线对从时序控制器TCON接收的时钟训练图案信号或前导信号、控制数据包和视频数据包。控制数据包可包括源极时序控制信号的控制信息和栅极时序控制信号的控制信息。
[0045]源极驱动器IC SDIC#1到SDIC#8接收时钟训练图案信号并锁定嵌入在每个源极驱动器IC SDIC#1到SDIC#8中的时钟恢复电路的输出相位和输出频率。在锁定每个源极驱动器IC的时钟恢复电路的输出相位和输出频率之后，源极驱动器IC SDIC#1到SDIC#8恢复通过数据线对以比特流输入的时钟位，并恢复内部时钟信号。随后,源极驱动器IC SDIC#1到SDIC#8按照内部时钟信号的时钟时序采样控制数据包的比特流，恢复通过控制数据包接收的控制信息。随后，源极驱动器IC SDIC#1到SDIC#8按照内部时钟信号的时钟时序采样通过数据线对接收的视频数据包的RGB位，恢复RGB数字视频数据。源极驱动器ICSDIC#1到SDIC#8将恢复后的RGB数字视频数据转换为伽马补偿电压并产生数据电压。源极驱动器IC SDIC#1到SDIC#8响应于从控制数据包恢复的内部极性控制信号POL反转数据电压的极性，并响应于从控制数据包恢复的内部源极输出使能信号SOE输出数据电压。
[0046]图2图解了时序控制器TCON与源极驱动器IC SDIC#1到SDIC#8之间的线。
[0047]如图2中所示，在时序控制器TCON与源极驱动器IC SDIC#1到SDIC#8之间形成有数据线对DATA&CLK、锁定检查线LCSl等。
[0048]数据线对DATA&CLK将时序控制器TCON以一对一的方式，即点对点的方式串联连接到源极驱动器IC SDIC#1到SDIC#8。时序控制器TCON通过数据线对DATA&CLK依次向源极驱动器IC SDIC#1到SDIC#8传输时钟训练图案信号、控制数据包和视频数据包。控制数据包可被配置为时钟位、控制起始位以及包括源极时序控制信息和栅极时序控制信息的比特流。源极时序控制信息和栅极时序控制信息包括上述源极时序控制信号的控制信息和上述栅极时序控制信号的控制信息。视频数据包是包括时钟位、内部数据使能位、RGB数据位等的比特流。每个源极驱动器IC SDIC#1到SDIC#8恢复通过数据线对DATA&CLK输入的内部时钟信号。在相邻的源极驱动器IC SDIC#1到SDIC#8之间不需要用于传输时钟进位和RGB数据的线。
[0049]时序控制器TCON将时钟训练图案信号传输到源极驱动器IC SDIC#1到SDIC#8并稳定地锁定从每个源极驱动器IC SDIC#1到SDIC#8的时钟恢复电路输出的内部时钟信号的相位和频率。时序控制器TCON可通过时钟检查线LCSl向第一源极驱动器IC SDIC#1传输锁定信号LOCK，用于确认源极驱动器IC SDIC#1到SDIC#8的时钟恢复电路的输出被稳定地锁定。源极驱动器ICSDIC#1到SDIC#8可通过用于在源极驱动器IC SDIC#1到SDIC#8之间传输锁定信号LOCK的线(由图2的虚线表示)彼此级联连接。第一源极驱动器ICSDIC#1接收时钟训练图案信号，且当其时钟恢复电路的输出相位和输出频率被锁定时向第二源极驱动器IC SDIC#2传输高逻辑电平的锁定信号LOCK。第二源极驱动器IC SDIC#2接收时钟训练图案信号，且当其时钟恢复电路的输出相位和输出频率被锁定时向第三源极驱动器ICSDIC#3传输高逻辑电平的锁定信号LOCK。在全部源极驱动器IC SDIC#1到SDIC#8的时钟恢复电路的输出相位和输出频率被锁定之后(即，当最后一个源极驱动器IC SDIC#8的时钟恢复电路的输出相位和输出频率被锁定时)，最后一个源极驱动器IC SDIC#8通过反馈锁定检查线LCS2向时序控制器TCON传输高逻辑电平的锁定信号LOCK。当时序控制器TCON从最后一个源极驱动器IC SDIC#8接收到锁定信号LOCK的反馈输入时，时序控制器TCON开始向源极驱动器IC SDIC#1到SDIC#8传输控制数据包和视频数据包的比特流。因而，时序控制器TCON通过数据线对DATA&CLK向源极驱动器IC SDIC#1到SDIC#8传输时钟训练图案信号，一直到全部源极驱动器IC SDIC#1到SDIC#8的时钟恢复电路的输出相位和输出频率被稳定地锁定为止。在时序控制器TCON确认全部源极驱动器IC SDIC#1到SDIC#8的时钟恢复电路的输出相位和输出频率被锁定之后，时序控制器TCON开始向源极驱动器IC SDIC#1到SDIC#8传输控制数据包和视频数据包。
[0050]源极驱动器IC SDIC#1到SDIC#8从按照EPI (时钟嵌入点对点接口)协议接收的控制数据包恢复内部源极输出使能信号S0E，并可根据内部源极输出使能信号SOE的逻辑电平调整输出时序。例如，源极驱动器IC SDIC#1到SDIC#8在从内部源极输出使能信号SOE的下降沿到该下降沿之后的内部源极输出使能信号SOE的上升沿的范围内的周期期间输出数据电压。在这种情形中，当在内部源极输出使能信号SOE的下降沿处开始输出数据电压时，产生峰值电流。峰值电流影响源极驱动器IC SDIC#1到SDIC#8的时钟恢复电路，因而可导致由时钟恢复电路恢复的内部时钟的畸变。
[0051]如图3中所示，当在源极驱动器IC SDIC#1到SDIC#8内部恢复的内部源极输出使能信号SOE的下降沿时序与正在接收的视频数据包“RGB数据”重叠时，可产生显示面板PNL上显示的数据的畸变。这是因为时钟恢复电路由于峰值电流而误操作，在视频数据的采样中产生问题。当内部源极输出使能信号SOE的下降沿时序与控制数据包CTRL重叠时，控制数据不会被正常恢复。因此，源极驱动器IC SDIC#1到SDIC#8或栅极驱动器IC⑶IC#1到⑶IC#4会误操作。在图3到5中，“EPI+/-”表示被接收到源极驱动器IC SDIC#1到SDIC#8的EPI协议数据。
[0052]如图4中所示，当通过内部源极输出使能信号SOE的时序中的变化，内部源极输出使能信号SOE的下降沿时序与时钟训练图案信号重叠时，可减小显示面板PNL上显示的视频数据的畸变和控制信息的畸变。在图4中，水平空白裕度是从内部源极输出使能信号SOE的下降沿到时钟训练图案信号的终点的范围内的时间段。当内部源极输出使能信号SOE的下降沿位于水平空白裕度内时，源极驱动器IC SDIC#1到SDIC#8或栅极驱动器IC⑶IC#1到⑶IC#4不会误操作，可防止显示面板PNL上显示的数据的畸变。然而，即使如图4中所示内部源极输出使能信号SOE的下降沿提前，当向控制数据包添加太多控制信息时，连续传输的控制数据包的数量增加。因此，如图5中所示，不能确保水平空白裕度。
[0053]图6是以连续的方式图解根据本发明实施方式的用于驱动显示装置的方法的流程图。
[0054]如图6中所示，在步骤SI中，时序控制器TCON通过数据线对DATA&CLK向源极驱动器IC SDIC#1到SDIC#8传输时钟训练图案信号。在步骤S2中，源极驱动器IC SDIC#1到SDIC#8接收时钟训练图案信号并锁定从嵌入在每个源极驱动器IC SDIC#1到SDIC#8中的时钟恢复电路输出的内部时钟信号的相位和频率。在步骤S3到S7中，在时序控制器TCON确认所有源极驱动器IC SDIC#1到SDIC#8的内部时钟恢复都稳定之后，时序控制器TCON通过数据线对DATA&CLK按指定顺序向源极驱动器IC SDIC#1到SDIC#8依次传输控制数据包和视频数据包。
[0055]在通电周期、垂直空白周期、锁定失败周期和水平空白周期HB中传输控制数据包。可根据传输周期不同地设定控制数据包的总数或控制数据包的长度。通电周期是显示装置被通电的周期。包括时序控制器TC0N、源极驱动器IC SDIC#1到SDIC#8、栅极驱动器IC⑶IC#1到⑶IC#4等的驱动电路在通电周期期间被初始化。垂直空白周期是位于第N个帧周期与第(N+1)个帧周期之间的没有输入数据的时间段，其中N是正整数。锁定失败周期是当源极驱动器IC SDIC#1到SDIC#8内产生的内部时钟的相位和频率未被锁定时传输时钟训练图案信号的时间段。水平空白周期HB是位于第N个水平周期与第(N+1)个水平周期之间的不存在数据的非常短的时间段，其中N是正整数。
[0056]通电周期、垂直空白周期和锁定失败周期的长度比水平空白周期HB的长度相对要长。因而，在通电周期、垂直空白周期和锁定失败周期中传输的控制数据包的数量增加。另一方面，在水平空白周期HB中传输的控制数据包的数量或长度减少，从而可确保水平空白裕度。
[0057]因为水平空白周期HB中传输的控制数据包的数量或长度减少，所以水平空白周期HB的控制数据包仅包括在源极驱动器IC SDIC#1到SDIC#8的操作控制中必须使用、并具有较短变化周期的逻辑值的控制信息。更具体地说，水平空白周期HB中传输的控制数据包可仅包括必需的控制信息，例如在源极驱动器IC SDIC#1到SDIC#8的操作控制中必须使用、且不得不在每个水平周期中传输的用于控制源极驱动器IC的数据输出时序的源极输出使能信号相关信息和用于控制数据电压的极性的极性控制信号相关信息，因为控制信息的逻辑值在每个水平周期中被反转。
[0058]因为在通电周期、垂直空白周期和锁定失败周期中传输的控制数据包在其数量或长度方面相对具有容许量，所以控制数据包除了必需的控制信息之外还可包括选择项控制信息。控制数据包可仅包括选择项控制信息或可包括必需的控制信息和选择项控制信息。选择项控制信息在源极驱动器IC SDIC#1到SDIC#8的操作控制中不是必须使用的，不必在每个水平周期中传输。例如，选择项控制信息可包括用于设定源极驱动器IC SDIC#1到SDIC#8内部产生的伽马补偿电压的伽马补偿控制信息。相应地，在水平空白周期中传输的控制数据包可包括用于控制在源极驱动器IC内部产生的伽马补偿电压的伽马补偿电压相关信息。
[0059]可考虑到显示装置的驱动特性和源极驱动器IC的驱动特性，添加或改变被编码成控制数据包的必需的控制信息和选择项控制信息。例如，极性控制信号在液晶显示器中属于必需的控制信息，但在有机发光显示器中不是必需的。
[0060]图6显示了在步骤S3到S7中在通电周期、垂直空白周期和锁定失败周期中传输第一到第三控制数据包CTRLl到CTRL3，在水平空白周期HB中传输第一控制数据包CTRLl。本发明的实施方式并不限于仅仅作为驱动方法一个例子的图6中所示的驱动方法。例如，本发明的实施方式可在通电周期、垂直空白周期和锁定失败周期中传输具有较长包长度的控制数据包，并可在水平空白周期中传输具有较短包长度的控制数据包。此外，本发明的实施方式可在通电周期、垂直空白周期和锁定失败周期中传输“i”个控制数据包(例如，图6中的控制数据包CTRLl到CTRL3)，并可在水平空白周期HB中传输“j”个控制数据包(例如，图6中的控制数据包CTRL1)，其中“i”是大于等于3的正整数，“j”是大于等于I且小于“i”的正整数。
[0061]在EPI协议中，在每个控制数据包和视频数据包的前部指定表示数据属性的起始信息，从而源极驱动器IC SDIC#1到SDIC#8可识别出即将接收的数据是任何类型的数据。源极驱动器IC SDIC#1到SDIC#8读取EPI协议中定义的起始信息，因而可识别出在起始信息之后接收的数据是任何类型的数据。例如，如图8和9中所示，在向源极驱动器IC SDIC#1到SDIC#8传输控制数据包CTRLl到CTRL3之前，向源极驱动器IC SDIC#1到SDIC#8传输包括第一控制起始位CSTART1、第二控制起始位CSTART2和控制起始包“CTRL开始”的起始信息。本发明的实施方式可将按照EPI协议比控制数据包更早传输的起始信息的一些位设定成定义控制数据包的数量或长度的位。例如，如图8和9中所示，第二控制起始位CSTART2可被设定成定义控制数据包的数量或长度的位。
[0062]第二控制起始位CSTART2可被配置为2位。在随后的描述中，当第二控制起始位CSTART2的逻辑值是HH (高高)或112时，紧随第二控制起始位CSTART2的控制数据包的数量为3个。此外，当第二控制起始位CSTART2的逻辑值是LL (低低)或002时，紧随第二控制起始位CSTART2的控制数据包的数量为I个。本发明的实施方式并不限于此。
[0063]图7图解了与图2中所示的时序控制器TCON和源极驱动器IC SDIC#1到SDIC#8中的控制数据包相关的发送和接收电路。图8图解了在除水平空白周期之外的周期中传输的起始信息的例子。图9图解了在水平空白周期中传输的起始信息的例子。
[0064]如图7和8中所示，时序控制器TCON包括第一寄存器12、第二寄存器14、多路复用器16、发送单元10等。
[0065]第一寄存器12存储水平空白周期HB中传输的起始信息和第一控制数据包CTRLl的比特流。第二寄存器14存储在除水平空白周期HB之外的周期(即通电周期、垂直空白周期和锁定失败周期)中传输的起始信息和第一到第三控制数据包CTRLl到CTRL3的比特流。
[0066]时序控制器TCON对诸如垂直同步信号Vsync、水平同步信号Hsync、外部数据使能信号DE和主时钟CLK这样的外部时序信号计数，或者确认反馈锁定信号的逻辑值，由此决定通电周期、垂直空白周期、水平空白周期HB和锁定失败周期。时序控制器TCON可在通电周期、垂直空白周期和锁定失败周期中将MUX选择信号SEL输出作为具有逻辑值“I”的信号。另一方面，时序控制器TCON可在水平空白周期HB中将MUX选择信号SEL输出作为具有逻辑值“O”的信号。
[0067]多路复用器16选择第一寄存器12的输出和第二寄存器14的输出。例如，当MUX选择信号SEL的逻辑值为“O”时，多路复用器16向发送单元10提供来自第一寄存器12的比特流。另一方面，当MUX选择信号SEL的逻辑值为“I”时，多路复用器16向发送单元10提供来自第二寄存器14的比特流。发送单元10通过数据线对DATA&CLK向源极驱动器ICSDIC#1到SDIC#8传输来自多路复用器16的比特流。
[0068]时序控制器TCON通过数据线对DATA&CLK向源极驱动器IC SDIC#1到SDIC#8传输在水平空白周期HB中存储于第一寄存器12中的起始信息和第一控制数据包CTRLl的比特流。如果水平空白周期HB中传输的控制数据包包括仅包含起始信息而不包含控制信息的控制起始包“CTRL开始”，则水平空白周期HB中传输的控制数据包可作为将控制起始包“CTRL开始”和第一控制数据包CTRLl相加在一起的两个包之和来传输。在存储于第一寄存器12中的起始信息中，第二控制起始位CSTART2的逻辑值为“LL (低低)”，其定义了在起始信息之后传输的控制数据包被配置为第一控制数据包CTRLl。
[0069]另一方面，时序控制器TCON通过数据线对DATA&CLK向源极驱动器IC SDIC#1到SDIC#8传输在除水平空白周期HB之外的周期(即通电周期、垂直空白周期和锁定失败周期)中存储于第二寄存器14中的起始信息和第一到第三控制数据包CTRLl到CTRL3的比特流。在除水平空白周期HB之外的周期中传输的控制数据包可作为将控制起始包“CTRL开始”和第一到第三控制数据包CTRLl到CTRL3相加在一起的四个包之和来传输。在存储于第二寄存器14中的起始信息中，第二控制起始位CSTART2的逻辑值为“HH (高高)”，其定义了在起始信息之后传输的控制数据包被配置为第一到第三控制数据包CTRLl到CTRL3。
[0070]源极驱动器IC SDIC#1到SDIC#8包括接收单元20、起始信息提取单元22、解复用器28、第一寄存器24、第二寄存器26等。
[0071]起始信息提取单元22读取通过接收单元20接收的数据的起始信息，且当起始信息是位于之前确定的控制数据包之后的起始信息时，从读取的起始信息提取第二控制起始位CSTART2。起始信息提取单元22根据第二控制起始位CSTART2的逻辑值控制解复用器28。
[0072]当第二控制起始位CSTART2的逻辑值如图8中所示为“HH”时，解复用器28将从起始信息提取单元22接收的控制数据包存储在第二寄存器26中。当第二控制起始位CSTART2的逻辑值如图9中所示为“LL”时，解复用器28将从起始信息提取单元22输入的控制数据包存储在第一寄存器24中。因而，源极驱动器IC SDIC#1到SDIC#8将在水平空白周期HB中接收的第一控制数据包CTRLl存储在第一寄存器24中。另一方面，源极驱动器IC SDIC#I到SDIC#8将在除水平空白周期HB之外的周期(即通电周期、垂直空白周期和锁定失败周期)中接收的第一到第三控制数据包CTRLl到CTRL3的比特流存储在第二寄存器26中。源极驱动器IC SDIC#1到SDIC#8恢复由第一和第二寄存器24和26读取的控制数据包的控制信息。
[0073]如上所述，本发明的实施方式使水平空白周期中传输的控制数据包的数量少于除水平空白周期之外的周期中传输的控制数据包的数量，由此改变控制数据包的长度。结果，即使按照EPI协议传输到显示装置的源极驱动器IC的信息量增加，本发明的实施方式也可确保水平空白裕度。
[0074]尽管参照多个示例性的实施方式描述了本发明，但应当理解，本领域技术人员能设计出多个其他修改例和实施方式，这落在本发明的原理范围内。更具体地说，在说明书、附图和所附权利要求书的范围内，在主题组合构造的组成部件和/或配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，替代使用对于本领域技术人员来说也将是显而易见的。
【权利要求】
1.一种显示装置，包括: 显示面板，所述显示面板包括数据线、与所述数据线交叉的栅极线以及以矩阵形式布置的像素；和 源极驱动器集成电路(1C)，所述源极驱动器IC通过数据线对与时序控制器连接并被配置成恢复从所述时序控制器输入的控制数据包的控制信息并向所述数据线提供视频数据的数据电压， 其中所述时序控制器将水平空白周期中传输的控制数据包的数量设定为少于在除所述水平空白周期之外的周期中传输的控制数据包的数量， 其中所述源极驱动器IC根据在控制数据包之前传输的起始信息来读取控制数据包的数量。
2.根据权利要求1所述的显示装置，其中除所述水平空白周期之外的周期包括通电周期、垂直空白周期和锁定失败周期。
3.根据权利要求2所述的显示装置，其中在所述水平空白周期中传输的控制数据包包括用于控制所述源极驱动器IC的数据输出时序的源极输出使能信号相关信息和用于控制所述数据电压的极性的极性控制信号相关信息。
4.根据权利要求2所述的显示装置，其中在所述水平空白周期中传输的控制数据包包括用于控制在所述源极驱动器IC内部产生的伽马补偿电压的伽马补偿电压相关信息。
5.一种用于驱动显示装置的方法，所述显示装置包括显示面板和源极驱动器集成电路(1C)，所述显示面板包括数据线、与所述数据线交叉的栅极线以及以矩阵形式布置的像素，所述源极驱动器IC通过数据线对与时序控制器连接，恢复从所述时序控制器输入的控制数据包的控制信息并向所述数据线提供视频数据的数据电压，所述方法包括: 将水平空白周期中传输的控制数据包的数量设定为少于在除所述水平空白周期之外的周期中传输的控制数据包的数量；以及 根据在控制数据包之前传输到所述源极驱动器IC的起始信息来定义控制数据包的数量。
6.根据权利要求5所述的方法，其中除所述水平空白周期之外的周期包括通电周期、垂直空白周期和锁定失败周期。
7.根据权利要求6所述的方法，其中在所述水平空白周期中传输的控制数据包包括用于控制所述源极驱动器IC的数据输出时序的源极输出使能信号相关信息和用于控制所述数据电压的极性的极性控制信号相关信息。
8.根据权利要求6所述的方法，其中在所述水平空白周期中传输的控制数据包包括用于控制在所述源极驱动器IC内部产生的伽马补偿电压的伽马补偿电压相关信息。
【文档编号】G09G3/36GK103794184SQ201310526113
【公开日】2014年5月14日 申请日期:2013年10月30日 优先权日:2012年10月31日
【发明者】洪镇铁, 吴承哲, 吴主贤 申请人:乐金显示有限公司