阵列基板及显示装置制造方法
【专利摘要】本发明涉及显示【技术领域】，公开了一种阵列基板，包括：衬底基板及形成在所述衬底基板上的像素结构层，还包括：位于所述衬底基板和像素结构层之间的由若干挡光条平行排列形成的线栅层。本发明还公开了一种包括上述阵列基板的显示装置。本发明的阵列基板中，在衬底基板和像素结构层之间形成有线栅层，在衬底基板产生应力时能够阻挡漏光现象。
【专利说明】阵列基板及显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，特别涉及一种阵列基板及显示装置。
【背景技术】
[0002]现有显示装置的阵列基板如图1所示，示出了一种高级超维场转换技术(ADvanced Super Dimension Switch, ADS)模式的阵列基板。该阵列基板包括:衬底基板
1、像素结构层(只示出了最下方的公共电极3)及位于衬底基板下方的下偏光片5。
[0003]在使用过程中，衬底基板I会产生的应力，使得下偏光片5发生形变，从而产生相位差，引起漏光现象。
【发明内容】
[0004](一)要解决的技术问题
[0005]本发明要解决的技术问题是:如何避免由于衬底基板产生应力导致的漏光现象。
[0006](二)技术方案
[0007]为解决上述技术问题，本发明提供了一种阵列基板，包括:衬底基板及形成在所述衬底基板上的像素结构层，还包括:位于所述衬底基板和像素结构层之间的由若干挡光条平行排列形成的线栅层。
[0008]其中，所述线栅层的所有挡光条的横截面均为矩形，且大小相等。
[0009]其中，相邻所述挡光条间的距离相等。
[0010]其中，所述挡光条为反光材料制成。
[0011]其中，所述像素结构层包括:第一电极和第二电极，所述第一电极位于第二电极和衬底基板之间，所述线栅层形成在所述第一电极和衬底基板之间。
[0012]其中，所述第一电极形成在线栅层背离所述衬底基板的表面。
[0013]其中，所述第一电极为像素电极，第二电极为公共电极；或第一电极为公共电极，第二电极为像素电极。
[0014]其中，所述公共电极层的厚度为117?143nm,所述挡光条的厚度为81?99nm,所述挡光条的宽度为67.5?82.5nm,相邻两个挡光条的之间的距离为67.5?82.5nm。
[0015]其中，所述公共电极层的厚度为130nm，所述挡光条的厚度为90nm，所述挡光条的宽度为75nm，相邻两个挡光条的之间的距离为75nm。
[0016]本发明还提供了一种显示装置，包括上述任一项所述的阵列基板。
[0017](三)有益效果
[0018]本发明的阵列基板中，在衬底基板和像素结构层之间形成有线栅层，在衬底基板产生应力时能够阻挡漏光现象，并且制作工艺非常简单。
【专利附图】
【附图说明】
[0019]图1是现有技术的一种阵列基板结构不意图；[0020]图2是本发明实施例的一种阵列基板结构示意图；
[0021]图3是图2中阵列基板的局部放大图；
[0022]图4是通过图2中阵列基板的各偏光的透射反射率模拟图；
[0023]图5是光通过图2中阵列基板的示意图。
【具体实施方式】
[0024]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0025]本实施例的阵列基板如图2所示，包括:衬底基板I及形成在衬底基板I上的像素结构层。为了何避免由于衬底基板产生应力导致的漏光现象，还包括:位于衬底基板I和像素结构层之间的由若干挡光条4平行排列形成的线栅层。
[0026]线栅层的所有挡光条4的横截面均为矩形，且大小相等。相邻挡光条4间的距离相等。为了提高亮度，挡光条4为反光材料制成，如金属材料Al，未透过的光会反射到背光源，再由背光源反射入阵列基板。
[0027]本实施例中的阵列基板，其中像素结构层包括:第一电极和第二电极。其中第一电极位于第二电极和衬底基板之间，线栅层形成在所述第一电极和衬底基板之间即可。为了方便制作，第一电极形成在线栅层背离衬底基板的表面。第一电极为像素电极，第二电极为公共电极；或第一电极为公共电极，第二电极为像素电极。
[0028]例如对于ADS模式中像素电极在公共电极下方情况，线栅层可以和源漏电极一起形成，再形成与漏极连接的第一电极(如像素电极)时，使第一电极覆盖在线栅层的表面。再例如对于ADS模式中公共电极在像素电极下方情况，线栅层可以和栅极及公共电极线一起形成，再在线栅层表面形成公共电极。
[0029]如图2所示，公共电极层3位于像素结构层的最下方。线栅层形成在衬底基板I的表面，公共电极层3形成在线栅层背离所述衬底基板I的表面。
[0030]如图3所示，本实施例中，公共电极层的厚度(H+D)为:117?143nm，如:130nm，所述挡光条的厚度H为:81?99nm，如:90nm，所述挡光条W的宽度为:67.5?82.5nm，如:75nm,相邻两个挡光条的之间的距离G为:67.5?82.5nm,如:75nm。
[0031]如图4所不，通过RCWA (Rigorous Coupled Wave Analysis)方法,对新结构中的各偏光的透射反射率进行模拟的结果。
[0032]图3中挡光条4的排列周期为150nm，挡光条4的宽度为75nm，厚度为90nm，位于挡光条4上的ITO层厚度为40nm时的模拟结果如图4所示。X轴表示波长，Y轴表示透射率或反射率。
[0033]如图5所不，由背光源(back light)入射的光因下偏光片5的作用，使得S偏光成分被吸收，仅剩下P偏光成分。但因衬底基板I的残余应力作用，部分变为椭圆偏光。部分变为椭圆偏光的光中，P偏光成分的一部分变为S偏光成分，由于线栅层的特点是通过一个方向的P偏光，对其他的偏光反射，如图4所示，在通过位于公共电极3和衬底基板I之间的由金属或电介质物质形成的线栅结构时，不会透射S偏光成分,而仅通过P偏光成分，从而可以防止漏光现象，其中S_T表示S偏光的透射率，S_R表示S偏光的反射率，P_T表示P偏光的透射率，P_R表示P偏光的反射率。[0034]以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1.一种阵列基板，包括:衬底基板及形成在所述衬底基板上的像素结构层，其特征在于，还包括:位于所述衬底基板和像素结构层之间的由若干挡光条平行排列形成的线栅层。
2.如权利要求1所述的阵列基板，其特征在于，所述线栅层的所有挡光条的横截面均为矩形，且大小相等。
3.如权利要求1所述的阵列基板，其特征在于，相邻所述挡光条间的距离相等。
4.如权利要求1所述的阵列基板，其特征在于，所述挡光条为反光材料制成。
5.如权利要求1?4中任一项所述的阵列基板，其特征在于，所述像素结构层包括:第一电极和第二电极，所述第一电极位于第二电极和衬底基板之间，所述线栅层形成在所述第一电极和衬底基板之间。
6.如权利要求5所述的阵列基板，其特征在于，所述第一电极形成在线栅层背离所述衬底基板的表面。
7.如权利要求5所述的阵列基板，其特征在于，所述第一电极为像素电极，第二电极为公共电极；或第一电极为公共电极，第二电极为像素电极。
8.如权利要求5所述的阵列基板，其特征在于，所述公共电极层的厚度为117?143nm,所述挡光条的厚度为81?99nm,所述挡光条的宽度为67.5?82.5nm,相邻两个挡光条的之间的距离为67.5?82.5nm。
9.如权利要求8所述的阵列基板，其特征在于，所述公共电极层的厚度为130nm，所述挡光条的厚度为90nm,所述挡光条的宽度为75nm,相邻两个挡光条的之间的距离为75nm。
10.一种显示装置，其特征在于，包括:如权利要求1?9中任一项所述的阵列基板。
【文档编号】G09F9/30GK103680328SQ201310752975
【公开日】2014年3月26日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】金起满, 柳在健 申请人:京东方科技集团股份有限公司