一提供的移位寄存器为例，其中，
[0126]如果整个栅极驱动电路总共有N级移位寄存器单元(GOA unit)，N为栅线数量，其中的第一级的INPUT由垂直开启信号(Start Vertical，STV)提供，第一级的RESET信号由第二级的OUTPUT提供，第N级的INPUT由第N-1级的OUTPUT提供，第N级的RESET信号由RESET单元提供。例如，第η级(1〈η〈Ν)的输入信号INPUT由n_l级的输出OUTPUT提供，第η级的复位信号RESET由η+1级的输出OUTPUT提供。
[0127]本发明实施例提供一种显示面板，包括级联的如本发明实施例一提供的任一移位寄存器。
[0128]综上所述，本发明实施例提供的一种移位寄存器，包括多个级联的移位寄存器单元，每一移位寄存器单元包括:响应于输入信号的输入模块、响应于上拉节点电压信号的输出模块、响应于复位信号的复位模块、响应于上拉节点电压信号的功能模块、响应于第一下拉节点的高电平和第一方波信号的高电平的第一下拉模块和响应于第二下拉节点的高电平和第二方波信号的高电平的第二下拉模块。用以降低连接在第一下拉节点的薄膜晶体管和连接在第二下拉节点的薄膜晶体管的占空比，从而防止薄膜晶体管的老化，增加薄膜晶体管的使用寿命。
[0129]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种移位寄存器，包括多个级联的移位寄存器单元，每一所述移位寄存器单元包括:输入模块、输出模块、复位模块、功能模块、第一下拉模块和第二下拉模块，其特征在于，第一下拉模块的控制端与第一下拉节点相连，第一输入端与第一方波信号相连，第二输入端与第二方波信号相连，第一输出端与上拉节点相连，第二输出端与输出端子相连；第二下拉模块的控制端与第二下拉节点相连，第一输入端与第二方波信号相连，第二输入端与第一方波信号相连，第一输出端与所述上拉节点相连，第二输出端与所述输出端子相连；其中，第一下拉节点为功能模块的第一输出节点，第二下拉节点为功能模块的第二输出节点，上拉节点为输入模块的输出节点； 第一下拉模块，响应于第一方波信号的高电平和第一下拉节点的高电平信号，用于将第二方波信号的低电平提供给上拉节点和输出端子； 第二下拉模块，响应于第二方波信号的高电平和第二下拉节点的高电平信号，用于将第一方波信号的低电平提供给上拉节点和输出端子； 其中，当第一方波信号为高电平时，则第二方波信号为低电平，当第一方波信号为低电平时，则第二方波信号为高电平。
2.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块的输入端和控制端与输入信号相连，输出端为上拉节点； 输入模块，响应于输入信号，用于将输入信号提供给上拉节点。
3.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块的控制端与所述输入模块的输出端相连，输入端与时钟信号相连，输出端与输出端子相连； 输出模块，响应于上拉节点电压信号，用于将时钟信号电压提供给输出端子。
4.根据权利要求1所述的移位寄存器，其特征在于，所述复位模块的控制端与复位信号相连，输入端与电源负极相连，第一输出端与所述上拉节点相连，第二输出端与所述输出端子相连； 复位模块，响应于复位信号，用于将电源负极电压提供给上拉节点和输出端子。
5.根据权利要求1所述的移位寄存器，其特征在于，所述功能模块的控制端与所述上拉节点相连，输入端与所述电源负极相连，第一输出端与第一下拉节点相连，第二输出端与第二下拉节点相连； 功能模块，响应于上拉节点电压信号，用于将电源负极电压提供给第一下拉节点和第二下拉节点。
6.根据权利要求2所述的移位寄存器，其特征在于，所述输入模块，包括: 第一薄膜晶体管，其控制端和第一端连接输入信号端，第二端作为输入模块的输出节点，即作为上拉节点。
7.根据权利要求3所述的移位寄存器，其特征在于，所述输出模块，包括: 第二薄膜晶体管，其控制端连接上拉节点，第一端连接时钟信号输入端，第二端连接输出端子； 第一电容，连接于上拉节点和输出端子之间。
8.根据权利要求4所述的移位寄存器，其特征在于，所述复位模块，包括: 第三薄膜晶体管，其控制端连接复位信号输入端，第一端连接电源负极电压端，第二端连接上拉节点； 第四薄膜晶体管，其控制端连接复位信号输入端，第一端连接电源负极电压端，第二端连接输出端子。
9.根据权利要求5所述的移位寄存器，其特征在于，所述功能模块，包括: 第五薄膜晶体管，其控制端连接上拉节点，第一端连接电源负极电压端，第二端作为功能模块的第一输出节点，即第一下拉节点； 第六薄膜晶体管，其控制端连接上拉节点，第一端连接第一下拉节点，第二端作为功能模块的第二输出节点，即第二下拉节点。
10.根据权利要求1所述的移位寄存器，其特征在于，所述第一下拉模块，包括: 第七薄膜晶体管，是控制端和第一端连接第一方波信号输入端，第二端连接第一下拉节点； 第八薄膜晶体管，其控制端连接第一下拉节点，第一端连接第二方波信号输入端，第二端连接输出端子； 第九薄膜晶体管，其控制端连接第一下拉节点，第一端连接第二方波信号输入端，第二端连接上拉节点； 第二电容，连接于第一下拉节点与第二方波信号输入端之间； 第三电容与所述第二电容并联。
11.根据权利要求1所示的移位寄存器，其特征在于，所述第二下拉模块，包括: 第十薄膜晶体管，是控制端和第一端连接第二方波信号输入端，第二端连接第二下拉节点； 第十一薄膜晶体管，其控制端连接第二下拉节点，第一端连接第一方波信号输入端，第二端连接输出端子； 第十二薄膜晶体管，其控制端连接第二下拉节点，第一端连接第一方波信号输入端，第二端连接上拉节点； 第四电容，连接于第二下拉节点与第一方波信号输入端之间； 第五电容与所述第四电容并联。
12.—种移位寄存器的驱动方法，其特征在于，该方法包括: 输入模块在接收到输入信号时，将所述输入信号电压提供给上拉节点； 输出模块在接收到上拉节点的电压信号后，将时钟信号电压提供给输出端子； 复位模块在接收到复位信号时，将电源负极电压提供给上拉节点和输出端子； 功能模块在接收到上拉节点的电压信号后，将电源负极电压提供给第一下拉节点和第二下拉节点； 第一下拉模块在接收到第一方波信号的高电平和第一下拉节点的高电平信号后，将第二方波信号的低电平提供给上拉节点和输出端子； 第二下拉模块在接收到第二方波信号的高电平和第二下拉节点的高电平信号后，将第一方波信号的低电平提供给上拉节点和输出端子； 其中，第一下拉节点为功能模块的第一输出节点，第二下拉节点为功能模块的第二输出节点，上拉节点为输入模块的输出节点； 其中，当第一方波信号为高电平时，则第二方波信号为低电平，当第一方波信号为低电平时，则第二方波信号为高电平。
13.一种阵列基板栅极驱动装置，其特征在于，包括级联的如权利要求1?11任一权项所述的移位寄存器。
14.一种显示面板，其特征在于，包括级联的如权利要求1?11任一权项所述的移位寄存器。
【专利摘要】本发明提供了一种移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板，用以降低连接在第一下拉节点的薄膜晶体管和连接在第二下拉节点的薄膜晶体管的占空比，从而防止薄膜晶体管的老化，增加薄膜晶体管的使用寿命。该移位寄存器包括多个级联的移位寄存器单元，每一所述移位寄存器单元包括：输入模块、输出模块、复位模块、功能模块、第一下拉模块和第二下拉模块，其特征在于，第一下拉模块，响应于第一方波信号的高电平和第一下拉节点的高电平信号，用于将第二方波信号的低电平提供给上拉节点和输出端子；第二下拉模块，响应于第二方波信号的高电平和第二下拉节点的高电平信号，用于将第一方波信号的低电平提供给上拉节点和输出端子。
【IPC分类】G11C19-28, G09G3-36
【公开号】CN104732945
【申请号】CN201510166593
【发明人】王峥
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2015年6月24日
【申请日】2015年4月9日