Cmos栅极驱动电路的制作方法
【技术领域】
[0001]本发明涉及液晶显示器技术领域，尤其涉及一种CMOS栅极驱动电路。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无福射等众多优点，得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
[0003]现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module) ο液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter, CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
[0004]主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术(Gate Driver on Array)即阵列基板行驱动技术，可以运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
[0005]现有的采用GOA技术的CMOS栅极驱动电路的主要架构有正反向扫描模块、输出模块、信号传递模块和锁存模块。GOA电路的宽度是影响屏幕边框(border)宽度的主要因素，而现有的采用GOA技术的CMOS栅极驱动电路通常采用传输门电路实现正反向扫描，级传效率较低，级传的时序延迟较长，功耗也较高，且各个模块的功能单一，不利于减小屏幕边框的宽度。
【发明内容】
[0006]本发明的目的在于提供一种CMOS栅极驱动电路，能够实现正反向扫描，保证GOA功能的稳定性和扫描电压信号的顺利输出，提高级传效率，有效降低级传的时序延迟；同时，能够实现电路模块的多功能化，减小屏幕边框的宽度，降低功耗，尤其适用于窄边框或无边框的液晶显示器。
[0007]为实现上述目的，本发明提供一种CMOS栅极驱动电路，包括级联的多个移位寄存单元，设η为正整数，除第一级与最后一级移位寄存单元以外，第η级移位寄存单元包括:正反向扫描模块、与所述正反向扫描模块电性连接的锁存模块、及与所述锁存模块电性连接的输出模块；
[0008]所述正反向扫描模块包括:第一模块及第二模块，所述第一模块在正向扫描时为下传模块，反向扫描时为下拉模块；所述第二模块在正向扫描是为下拉模块，反向扫描时为下传模块；
[0009]所述第一模块包括:第一与非门，所述第一与非门的两输入端分别电性连接于正向扫描电平信号和上一级移位寄存单元输出的级传信号，输出端电性连接于第三节点；第一N型薄膜晶体管，所述第一 N型薄膜晶体管的栅极电性连接于上一级移位寄存单元输出的扫描电压信号，源极电性连接于第三节点，漏极电性连接于第一节点；
[0010]所述第二模块包括:第二与非门，所述第二与非门的两输入端分别电性连接于反向扫描电平信号和下一级移位寄存单元输出的级传信号，输出端电性连接于第四节点；第二N型薄膜晶体管，所述第二 N型薄膜晶体管的栅极电性连接于下一级移位寄存单元输出的扫描电压信号，源极电性连接于第四节点，漏极电性连接于第一节点。
[0011]正向扫描时，所述正向扫描电平信号为高电位，所述反向扫描电平信号为低电位；
[0012]反向扫描时，所述正向扫描电平信号为低电位，所述反向扫描电平信号为高电位。
[0013]所述锁存模块包括:第五P型薄膜晶体管，所述第五P型薄膜晶体管的栅极电性连接于复位信号，源极电性连接于恒压高电位，漏极电性连接于第一节点；第一反相器，所述第一反相器的输入端电性连接于第一节点，输出端电性连接于级传信号及第三与非门的一输入端；第三与非门，所述第三与非门的两输入端分别电性连接于时序信号及第一反相器的输出端，输出端电性连接于第二节点；电容，所述电容的一端电性连接于第一节点，另一端电性连接于恒定高电压；
[0014]所述输出模块包括:第四与非门，所述第四与非门的两输入端分别电性连接于第二节点及复位信号，输出端电性连接于第二反相器的输入端；第二反相器，所述第二反相器的输入端电性连接于第四与非门的输出端，输出端电性连接于第三反相器的输入端；第三反相器，所述第三反相器的输入端电性连接于第二反相器的输出端，输出端电性连接于扫描电压信号。
[0015]所述CMOS栅极驱动电路的第一级连接关系中，所述第一 N型薄膜晶体管的栅极电性连接于启动信号，第一与非门的两输入端分别电性连接于启动信号与正向扫描电平信号；所述CMOS栅极驱动电路的最后一级连接关系中，所述第二 N型薄膜晶体管的栅极电性连接于启动信号，第二与非门的两输入端分别电性连接于启动信号与反向扫描电平信号。
[0016]所述第一模块还包括:第三N型薄膜晶体管，所述第三N型薄膜晶体管的栅极电性连接于上一级移位寄存单元输出的扫描电压信号，源极电性连接于第一 N型薄膜晶体管的漏极，漏极电性连接于第一节点；
[0017]所述第二模块还包括:第四N型薄膜晶体管，所述第四N型薄膜晶体管的栅极电性连接于下一级移位寄存单元输出的扫描电压信号，源极电性连接于第二 N型薄膜晶体管的漏极，漏极电性连接于第一节点。
[0018]所述CMOS栅极驱动电路的第一级连接关系中，所述第一、三N型薄膜晶体管的栅极电性连接于启动信号，第一与非门的两输入端分别电性连接于启动信号与正向扫描电平信号；所述CMOS栅极驱动电路的最后一级连接关系中，所述第二、四N型薄膜晶体管的栅极电性连接于启动信号，第二与非门的两输入端分别电性连接于启动信号与反向扫描电平信号。
[0019]所述锁存模块包括:第五P型薄膜晶体管，所述第五P型薄膜晶体管的栅极电性连接于复位信号，源极电性连接于恒压高电位，漏极电性连接于第一节点；第一反相器，所述第一反相器的输入端电性连接于第一节点，输出端电性连接于级传信号及第三与非门的一输入端；第三与非门，所述第三与非门的两输入端分别电性连接于时序信号及第一反相器的输出端，输出端电性连接于第二节点；电容，所述电容的一端电性连接于第一节点，另一端电性连接于恒定高电压；
[0020]所述输出模块包括:第四与非门，所述第四与非门的两输入端分别电性连接于第二节点及复位信号，输出端电性连接于第二反相器的输入端；第二反相器，所述第二反相器的输入端电性连接于第四与非门的输出端，输出端电性连接于第三反相器的输入端；第三反相器，所述第三反相器的输入端电性连接于第二反相器的输出端，输出端电性连接于扫描电压信号。
[0021]所述锁存模块包括:第五P型薄膜晶体管，所述第五P型薄膜晶体管的栅极电性连接于复位信号，源极电性连接于恒压高电位，漏极电性连接于第一节点；第一反相器，所述第一反相器的输入端电性连接于第一节点，输出端电性连接于级传信号及传输门的N型薄膜晶体管的栅极；传输门，包括一 N型薄膜晶体管及一 P型薄膜晶体管，所述N型薄膜晶管的栅极电性连接于第一反相器的输出端及第四反相器的输入端，源极电性连接于所述P型薄膜晶体管的源极及时序信号，漏极电性连接于P型薄膜晶体管的漏极及第二反相器的输入端，所述P型薄膜晶体管的栅极电性连接于第四反相器的输出端第六P型薄膜晶体管的栅极，源极电性连接于N型薄膜晶体管的源极及时序信号，漏极电性连接于N型薄膜晶体管的漏极及第二反相器的输入端；电容，所述电容的一端电性连接于第一节点，另一端电性连接于恒定高电压；
[0022]所述输出模块包括:第六P型薄膜晶体管，所述第六P型薄膜晶体管的栅极电性连接于第四反相器的输出端及传输门的P型薄膜晶体管的栅极，源极电性连接恒压低电位，漏极电性连接于第七N型薄膜晶体管的源极；第七N型薄膜晶体管，所述第七N型薄膜晶体管的栅极电性连接于复位信号及第八P型薄膜晶体管的栅极，源极电性连接于第六P型薄膜晶体管的漏极，漏极电性连接于第八P型薄膜晶体管的源极及第二反相器的输入端；第八P型薄膜晶体管，所述第八P型薄膜晶体管的栅极电性连接于复位信号及第七N型薄膜晶体管的栅极，源极电性连接于第七N型薄膜晶体管的漏极及第二反相器的输入端，漏极电性连接于恒压高电位；第二反相器，所述第二反相器的输入端电性连接于第七N型薄膜晶体管的漏极及传输门的P型薄膜晶体管的漏极，输出端电性连接于第三反相器的输入端；第三反相器，所述第三反相器的输入端电性连接于第二反相器的输出端，输出端电性连接于扫描电压信号。
[0023]所述锁存模块包括:第五P型薄膜晶体管，所述第五P型薄膜晶体管的栅极电性连接于复位信号，源极电性连接于恒压高电位，漏极电性连接于第一节点；第一反相器，所述第一反相器的输入端电性连接于第一节点，输出端电性连接于级传信号及传输门的N型薄膜晶体管的栅极；传输门，包括一 N型薄膜晶体管及一 P型薄膜晶体管，所述N型薄膜晶管的栅极电性连接于第一反相器的输出端及第四反相器的输入端，源极电性连接于所述P型薄膜晶体管的源极及时序信号，漏极电性连接于P型薄膜晶体管的漏极及第五反相器的输入