极驱动电路402和阔值电压驱动电路403。
[0060] 栅极驱动电路401连接每一条栅线，用于逐级向每条栅线输入栅极驱动信号，每 一个扫描周期内向一条栅极线输入栅极驱动信号。
[0061] 本发明的实施例中不对栅极驱动电路进行限定，W能够输出对显示装置的像素单 元进行逐行扫描的栅极驱动信号为准。示例性的，栅极驱动电路可W为G0A电路。
[0062] 源极驱动电路402连接每一条数据线，用于在每一个扫描周期内向每一条数据线 输入数据信号，且每n个扫描周期将向同一数据线输入的数据信号的极性翻转一次。
[0063] 同样，本发明的实施例中不对源极驱动电路进行限定，W能够输出对显示装置的 像素单元进行充电，且每n个扫描周期输出的数据信号的极性反转一次为准。示例性的，源 极驱动电路可W为源极忍片。 W64] 阔值电压驱动电路403连接阔值电压线，用于在每一个扫描周期内向阔值电压线 输入预设时间长度的阔值电压，若扫描周期内数据信号的极性进行翻转，则向阔值电压线 输入第一时间长度的阔值电压，若扫描周期内数据信号的极性不进行翻转，则向阔值电压 线输入第二时间长度的阔值电压；在阔值电压驱动电路向阔值电压线输入阔值电压时源极 驱动电路向数据线输入的数据信号进行锁存，在阔值电压驱动电路没有向阔值电压线输入 阔值电压时源极驱动电路向数据线输入的数据信号进行输出； 阳0化]其中，第二时间长度大于第一时间长度，n为正整数。
[0066] 本发明实施例提供的显示装置的驱动装置，包括：栅极驱动电路、源极驱动电路和 阔值电压驱动电路；在每一扫描周期内栅极驱动电路向一条栅线输入栅极驱动信号、源极 驱动电路向每一条数据线输入数据信号且向阔值电压驱动电路输出预设时间长度的阔值 电压，由于在向阔值电压线输入阔值电压时向数据线输入的数据信号进行锁存，在阔值电 压线没有输入阔值电压时数据线输入的数据信号进行输出，且若扫描周期内数据信号的极 性进行翻转，则向阔值电压线输入第一时间长度的阔值电压，若扫描周期内数据信号的极 性不进行翻转，则向阔值电压线输入第二时间长度的阔值电压，第二时间长度大于第一时 间长度，所W可W减小数据信号的极性不进行反转时数据信号对像素单元的充电时间，进 而使数据信号的极性不进行反转和数据信号的极性进行反转时向像素单元充电的时间长 度接近或相同，所W本发明的实施例可W使素单元亮度更加均匀，进而可W改善或者避免 竖向条纹不良现象。
[0067] 具体的，参照图5所示，该阔值电压驱动电路403连接第一输入端I吨utl、第二输 入端I吨ut2、第一电平端VI、第二电平端V2和输出端Ou化ut，用于在第一输入端I吨utl的 电压与第二输入端Inputs的电压中一个为低电平，另一个为高电平时将第一电平端VI的 电压在输出端Ou化ut输出；在第一输入端的电压与第二输入端的电压均为高电平或均为 低电平时将第二电平端的电压在输出端Ou化ut输出。
[0068]目P，W第一输入端Inputl的输入信号为A、第二输入端Inputs的输入信号为B、 阔值电压驱动电路的输出信号为L为例对上述实施例工作过程进行说明。Inputl输入 高电平时A= 1，Inputs输入高电平时B= 1,Inputl输入低电平时A= 0，Inputs输入 低电平时B= 0,上述阔值电压驱动电路对第一输入端Inputl的输入信号A和第二输 入端Inputs的输入信号B做异或运算后作为阔值电压驱动电路的输出L其表达式为： :L.=A巨+AB=A?B。第一输入端的输入信号A、第二输入端的输入信号BW及输出端的 输出信号的逻辑运算的真值表入下表所示：
[0069]
[0070] 进一步的，本发明的实施例提供一种显示上述异或运算的阔值电压驱动电路，具 体的，参照图6所示，该电路包括：第一晶体管T1、第二晶体管T2、第=晶体管T3、第四晶体 管T4、第五晶体管巧、第六晶体管T6、第屯晶体管T7、第八晶体管T8、第九晶体管T9和第十 晶体管T10 ;
[0071] 第一晶体管T1的第一端连接第一电平端VI，第一晶体管T2的第二端连接第二晶 体管T2的第一端，第一晶体管T1的栅极连接第二输入端Inputs;
[0072] 第二晶体管T2的第二端连接第S晶体管T3的第一端，第二晶体管T2的栅极连接 第一输入端Inputl;
[0073] 第S晶体管T3的第一端连接第四晶体管T4的第一端，第S晶体管T3的第二端连 接第二电平端V2,第=晶体管T3的栅极连接第二输入端I吨ut2;
[0074] 第四晶体管T4的第一端连接第九晶体管T9的栅极，第四晶体管T4的第二端连接 第二电平端V2,第四晶体管T4的栅极连接第一输入端Inputl;
[00巧]第五晶体管巧的第一端连接第一电平端VI，第五晶体管巧的第二端连接第八晶 体管T8的第二端，第五晶体管巧的栅极连接第二输入端I吨ut2;
[0076] 第六晶体管T6的第一端连接输出端Ou化ut，第六晶体管T6的第二端连接第屯晶 体管T7的第一端，第六晶体管T6的栅极连接第一输入端Inputl;
[0077] 第屯晶体管T7的第二端连接第二电平端V2,第屯晶体管T7的栅极连接第二输入 端Input2 ;
[0078] 第八晶体管T8的第一端连接第一电平端VI，所示第八晶体管T8的第二端连接第 九晶体管T9的第一端，第八晶体管T8的栅极连接第一输入端Inputl;
[0079] 第九晶体管T9的第二端连接输出端Ou化ut，第九晶体管T9的栅极连接第十晶体 管T10的栅极；
[0080] 第十晶体管T10的第一端连接输出端Ou化ut，第十晶体管T10的第二端连接第二 电平端V2;
[0081] 其中，第一晶体管、第二晶体管、第五晶体管、第八晶体管W及第九晶体管为P型 晶体管；第=晶体管、第四晶体管、第六晶体管、第屯晶体管W及第十晶体管为N型晶体管。
[0082]W下分四种情况对上述阔值电压驱动电路的工作原理进行说明，其中第一电平端 VI提供高电平，第二电平端V2提供低电平，示例性的第二电平端V2可w为接地端。
[0083] 第一种情况，Inputl输入高电平，Inputs输入高电平，即第一信号输入端的输入A =1，第二信号输入端的输入B= 1。
[0084] 因为I吨utl和I吨ut2均输入高电平，所W栅极直接与I吨utl或I吨ut2连接的N 晶体管导通，P型晶体管截止，所W晶体管T3、T4、T6、T7导通，晶体管T1、T2、T5、T8截止； T9、T10栅极连接于T2第二端和T4第一端之间，T9、T10栅极均通过T4连接V2,T9、T10栅 极低电平，T9导通，T10截止，T9无信号输入，所WOu化ut为低电平，即当A= 1，B= 1时 0u1:put的输出L= 0。
[0085] 第二种情况，Input1输入高电平，Inputs输入低电平，即第一信号输入端的输入A =1，第二信号输入端的输入B= 0。
[0086] 因为I吨utl输入高电平，I吨ut2输入低电平，所W晶体管T1、巧导通，T2、T3、T4、 T5、T6、T7、T8均截止，T9、T10栅极低电平，T9导通，T10截止，VI通过巧、T9连接Ou化ut， 所W〇u1:put为高电平，即当A= 1，B= 0时0u1:put的输出L= 1。
[0087] 第S种情况，Inputl输入低电平，Inputs输入高电平，即第一信号输入端的输入A =0,束^目号输入細}的输入B= 1。
[0088] 因为I吨ut1输入低电平，I吨ut2输入高电平，所W晶体管T2、T3、T7、T8导通，T1、 T4、T5、T6截止，T9、T10栅极通过T3连接V2,T9、T10栅极低电平，T9导通，T10截止，VI通 过T8、T9连接Output,所W〇u1:put为高电平，即当A= 0,B= 1时0u1:put的输出L= 1。
[0089] 第S种情况，Input1输入低电平，Inputs输入低电平，即第一信号输入端的输入A =0,第二信号输入端的输入B= 0。
[0090] 因为I吨utl输入低电平，I吨ut2输入低电平，所W晶体管T1、T2、T5、T8导通，T3、 T4、T6