专利名称：显示装置及其驱动方法
技术领域：
本发明涉及一种显示装置及其驱动方法。
背景技术：
有源型显示装置如有源矩阵(AM)液晶显示器(LCD)和有源矩阵有机发光显示器(OLED)，包括多个以矩阵排列并包含开关元件的像素，以及用于将信号传送给开关元件的多根信号线如门线和数据线。为了显示图像，响应于来自门线的门信号，像素的开关元件选择性地将来自数据线的数据信号传送给像素。LCD的像素根据数据信号调节入射光的透射率，而OLED的像素根据数据信号调节光线发射的亮度。
该显示装置进一步包括用于产生门信号并将产生的门信号施加到门线上的门驱动器，和用于将数据信号施加到数据线上的数据驱动器。每个门驱动器和数据驱动器通常包括几个驱动集成电路(IC)芯片。IC芯片的数量最好较小以降低生产成本。特别是，因为数据驱动IC芯片比门驱动IC芯片要昂贵的多，所以限制数据驱动IC芯片的数量是很重要的。
发明内容
提供一种显示装置，其包括多个像素行，每一像素行包括多对轮流排列的第一像素和第二像素；多根与第一像素连接的第一信号线；多根与第二像素连接的第二信号线；以及多根与第一和第二信号线相交的第三信号线，每一根第三信号线位于一对第一和第二像素之间并且与这一对第一和第二像素连接。分别响应于来自第一和第二信号线的信号，来自第三信号线的电压对第一和第二像素充电。
由每一根第三信号线传送的电压的极性在一帧期间可以保持不变，而在相邻的帧之间相反。由相邻的第三信号线传送的电压的极性可以是相反的。
根据本发明的实施例，在每一像素行内的第一像素完成电压充电比该像素行内的第二像素完成电压充电要早。每一像素行内的第二像素具有在该像素行内的第一像素的充电结束之前施加充电电压的预充电时间，并且还具有在该像素行内的第一像素的充电结束之后施加充电电压的主充电时间。在预充电时间期间充电第二像素的电压极性和在主充电时间期间充电第二像素的电压的极性是相同的。
每一像素行内第二像素的预充电时间可以至少和该像素行内第一像素的充电时间部分重叠。
每一像素行内的第一像素可以具有和前一行内的第二像素的主充电时间重叠的预充电时间，和在前一行的第二像素结束主充电之后用于充电电压的主充电时间。在其预充电时间期间充电第一像素的电压极性和在其主充电时间期间充电第一像素的电压极性可以是相同的。可选择地，每一像素行内第二像素的预充电时间可以与该像素行内第一像素的充电时间相等。
每一像素行内第二像素的预充电时间可以与该像素行内第一像素的充电时间隔开。
每一像素行内的第一像素可以具有在该像素行内第二像素的预充电时间之前结束的预充电时间，和在该像素行内的第二像素的预充电时间和该像素行内第二像素的主充电时间之间的主充电时间。在其预充电时间期间充电第一像素的电压极性和在其主充电时间期间充电第一像素的电压极性可以是相同的。
根据本发明的另一个实施例，每一像素行内第一像素的充电时间至少与该像素行内第二像素的充电时间或者另一像素行内的第一或第二像素的充电时间部分重叠。
每一像素行内第二像素的充电时间至少与该像素行内的第一像素的充电时间部分重叠。
每一像素行内的第一像素可以在前一像素行内的第二像素结束电压充电之前开始电压充电，并且在前一像素行内的第二像素结束电压充电之后继续电压充电。每一像素行内的第二像素可以在该像素行内的第一像素结束电压充电之前开始电压充电，并且在该像素行内的第一像素结束电压充电之后继续电压充电。可选择地，每一像素行内的第二像素可以和该像素行内的第一像素同步开始电压充电，并且在该像素行内的第一像素完成电压充电之后继续充电。
每一像素行内第二像素的充电时间可以与前一像素行内第二像素的充电时间部分重叠。每一像素行内第一像素的充电时间可以与前一像素行内第一像素的充电时间部分重叠。每一像素行内第一像素的充电时间可以与该像素行内第二像素的充电时间隔开。
提供一种用于驱动显示装置的方法，该显示装置包括在多个像素行中轮流地排列的多个第一和第二像素，该方法包括在第一像素中充电第一电压；在第一电压的充电结束之前将第二电压充电到第二像素；和在第一电压的充电结束之后将具有与第二电压相同极性的第三电压充电到第二像素。
可以顺序执行第二电压的充电和第三电压的充电，并且可以同时执行第一电压的充电和第二电压的充电。
该方法可进一步包括在第一电压的充电和第二电压的充电之前利用极性与第一电压相同的第四电压为第一像素充电。可以顺序执行第四电压的充电和第一电压的充电。
可以在第一电压的充电开始之前结束第二电压的充电。该方法可进一步包括在第二电压的充电之前利用极性与第一电压相同的第四电压为第一像素充电。可以在第二电压的充电开始之前结束第四电压的充电。
通过参考附图对其实施例进行详细说明，本发明将变得更加显而易见，其中图1是根据本发明实施例的LCD的方块图；图2是根据本发明实施例的LCD的像素的等效电路图；图3示出的是根据本发明实施例的像素和信号线的排列；图4是根据本发明实施例的下面板的布置图；图5和图6分别是图4的下面板沿线V-V’和VI-VI’的截面图；图7示出了在列反转下具有图3所示排列的像素的像素电压的极性；图8A、9A、10A和11A示出了根据本发明实施例的LCD的信号波形；和图8B、9B、10B和11B分别示出了作为时间函数的图8A，9A，10A和11A所示LCD内像素行的像素电压的极性。
具体实施例方式
现在将参考附图对本发明进行更加全面的说明，其中附图示出了本发明的优选实施例。但是，可以按照多种不同的形式实施本发明，这里提出的实施例不应该构成对本发明的限制。相同的数字始终表示相同的元件。
在附图中，为清楚起见，放大了层的厚度和区域。相同的数字始终表示相同的元件。将能理解，当提到元件如层、区域或者基板“位于”另一个元件上时，它可能是直接置于另一元件，或者可能存在的一个中间元件上。相反，当提到一个元件“直接位于”另一元件上时，则不存在中间元件。
然后，将参考附图对作为根据本发明实施例的显示装置例子的液晶显示器进行说明。
图1是根据本发明实施例的LCD的方块图，而图2是根据本发明实施例的LCD的像素的等效电路图。
参考图1，根据实施例的LCD包括LC面板组合300，与该LC面板组合300连接的门驱动器400和数据驱动器500，与数据驱动器500连接的灰度电压发生器800，和控制上述元件的信号控制器600。
参考图1，面板组合300包括多根显示信号线G1-G2n和D1-Dm，以及许多与其连接并基本上以矩阵形式排列的像素PX。在图2所示的结构图中，面板组合300包括下面板和上面板100和200以及置于其间的LC层3。
显示信号线G1-G2n和D1-Dm置于下面板100上，并且包括多根传送门信号(也称为“扫描信号”)的门线G1-G2n，以及多根传送数据信号的数据线D1-Dm。门线G1-G2n基本上在行的方向延伸并且互相平行，而数据线D1-Dm基本上在列的方向上延伸并且互相平行。
每一个像素PX包括与信号线G1-G2n和D1-Dm连接的开关元件Q，以及与开关元件Q连接的LC电容CLC和存储电容CST。在其它实施例中，可以省略存储电容CST。
包含TFT的开关元件Q位于下面板100上，并且具有三个接线端控制端与门线G1-G2n之一连接；输入端与数据线D1-Dm之一连接；输出端与LC电容CLC和存储电容CST连接。
LC电容CLC包括位于下面板100上的像素电极190和位于上面板200上的公共电极270，作为两个接线端。位于两个电极190和270之间的LC层3用作LC电容CLC的电介质。像素电极190与开关元件Q连接，将公共电压Vcom提供给公共电极270，公共电极270覆盖上面板200的整个表面。在其它实施例中，公共电极270可以位于下面板100上，并且至少电极190和270之一可以具有条或者条纹形状。
存储电容CST是用于LC电容CLC的辅助电容。存储电容CST包括像素电极190和置于下面板100上的单独信号线，该信号线通过绝缘体与像素电极190重叠，并且将预定的电压如公共电压Vcom施加到该信号线上。可选择地，存储电容CST可以包括像素电极190和称为前门线的相邻门线，该相邻门线通过绝缘体与像素电极190重叠。
为了彩色显示，每一个像素PX唯一地代表一种基色(primary color)(即，空间划分)或者每一个像素PX顺序地轮流代表基色(即时间划分)，从而基色的空间或者时间的总和被识别为一种期望的颜色。图2示出了一个空间划分的例子，其中在与像素电极190相对的上面板200的区域中，每一个像素PX包括代表一种基色的颜色滤波器230。可选择地，颜色滤波器230可以位于下面板100上的像素电极190的上面或者下面。
一组基色的例子包括红、绿和蓝色。包括红、绿和蓝色颜色滤波器的像素PX被分别称为红、绿和蓝色像素。
一个或者多个起偏器(未示出)与面板100和200中的至少一个相连接。此外，用于补偿折射的各向异性的一个或者多个延迟薄膜(未示出)可以置于起偏器和面板之间。
参考图3，详细说明根据本发明实施例的门线、数据线和像素的排列。图3是像素矩阵的抽象表示，其中由位于像素电极角部的线表示开关元件Q，该开关元件Q使像素电极与各自的门线和各自的数据线相连接。
图3示出的是根据本发明实施例的像素和信号线的排列。
如图3所示，每一对门线G2i-1和G2i(i＝1，2，……，n)置于一行像素电极190的上侧和下侧，从而门线G2i-1和G2i通过TFs Q与之连接。每一根数据线Dj(i＝1，2，3，……)位于两相邻列的像素电极190之间并且通过TFTs Q在数据线的左侧和右侧连接到像素电极190上。换言之，每一根数据线Dj(j＝1，2，3，……)位于相邻的成对像素电极190之间。
换言之，在一行内的像素电极190连接到数据线D1-Dm上并且交替地连接到与该像素电极行相邻的一对门线G2i-1和G2i上。在一列内的像素电极190连接到和该列最近的数据线Di上并且连接到各自的门线G1-G2m之中的一个上。例如，在关于数据线D1、D2、D3…彼此相对放置并且连接到数据线D1、D2、D3…上的一对像素电极190中，该对左侧上的像素电极190连接到上门线G1、G3、G5…上，该对右侧上的像素电极190连接到下门线G2、G4、G6…上。换言之，每一像素行中第(2k-1)个像素(k＝1，2，…，m/2)连接到第(2i-1)根门线G2i-1和第k根数据线Dk，第2k个像素连接到第2i根门线G2i和第k根数据线Dk。
这种排列将数据线D1、D2、D3…的数量减少为像素列的一半。
下面将参考图4-6和图2详细说明根据本发明实施例的LC面板组合的下面板。
图4是根据本发明实施例的下面板的布置图，图5和图6分别是图4的下面板沿着线V-V’和VI-VI’的截面图。
多对门线121a和121b与多根存储电极线131形成在绝缘基板110如透明玻璃上。
门线121a和121b基本上横向延伸以传送门信号，并且它们互相分隔开。一对门线121a和121b包括多个向彼此突出，即向上和向下的门电极124。每一根门线121a或121b还包括用于接触另一层或者驱动电路且具有大面积的端部129。该门线121a和121b可以延伸以与可以集成在下面板100上的驱动电路连接。
每一根存储电极线131基本上横向延伸并且基本上与一对门线121a和121b等距离。每一根存储电极线131包括多对纵向延伸的存储电极133。将预定的电压如公共电压提供给存储电极线131，该公共电压是施加给LCD的公共电极面板200上的公共电极270的。每一根存储电极线131可包括横向延伸的一对芯柱(stem)，并且可以具有不同的形状。
门线121a和121b与存储电极线131最好由含Al金属如Al和Al合金、含Ag金属如Ag和Ag合金、含Cu金属如Cu和Cu合金、含Mo金属如Mo和Mo合金、Cr、Ti或Ta制造。门线121a和121b与存储电极线131可以具有包含有着不同物理特征的两层薄膜的多层结构。两层薄膜中的一层最好由包括含Al金属、含Ag金属和含Cu金属的低电阻金属制造，用于减小门线121a和121b与存储电极线131中的信号延迟和电压降落。另一层薄膜最好由例如含Mo金属、Cr、Ti或Ta制造，它们和其它的材料如氧化铟锡(ITO)或者氧化锌铟(IZO)一起具有良好的物理、化学和电接触特征。两种薄膜的组合的好的例子是下层Cr薄膜和上层Al(合金)薄膜，以及下层Al(合金)薄膜和上侧Mo(合金)薄膜。但是，它们可以由各种金属或者导体制造。
门线121a和121b与存储电极线131的侧边相对于基板的表面倾斜，并且其倾角的范围大约为20-80度。
最好由氮化硅(SiNx)制造的门绝缘层140形成在门线121a和121b与存储电极线131上。
最好由氢化非晶硅(缩写为“a-Si”)或者多晶硅制造的多个半导体长条151形成在门绝缘层140上。每一个半导体长条151基本上纵向延伸并且具有多个分支的朝向门电极124凸出部154。
最好由硅化物或者被重度掺杂n型杂质如磷的n+氢化a-Si制造的多个欧姆接触条和岛161与165形成在半导体长条151上。每一个欧姆接触条161具有多个凸出部163，这些凸出部163和欧姆接触岛165成对位于在半导体长条151的凸出部154上。
半导体长条151和欧姆接触点161与165的侧边相对于基板的表面倾斜，并且其倾角最好在30-80度的范围内。
多根数据线171和多个与数据线171分离的漏电极175形成在欧姆接触点161与165上。
数据线171基本上纵向延伸以传送数据电压并且和门线121a和121b以及存储电极线131交叉，从而每一根数据线171通过相邻的两对存储电极133之间。每一根数据线171包括用于接触另一层或者外部装置且具有大面积的端部179，和多个朝向漏电极175突出的源电极173。
每一对源电极173和漏电极175关于门线124相对放置。门电极124、源电极173和漏电极175连同半导体长条151的凸出部154一起形成具有沟道的TFT，该沟道形成在置于源电极173和漏电极175之间的凸出部154中。
数据线171和漏电极175最好由耐熔金属如Cr、Mo、Ti、Ta或者其合金制造。但是，它们可以具有包括低电阻薄膜(未示出)和充分接触薄膜(未示出)的多层结构。多层结构的良好例子是包括下层Cr薄膜和上层Al(合金)薄膜的双层结构，下层Mo(合金)薄膜和上层Al(合金)薄膜的双层薄膜，以及下层Mo薄膜、中间Al薄膜和上层Mo薄膜的三层结构。
与门线121a和121b以及存储电极线131相同，数据线171和漏电极175具有倾斜的边轮廓，并且其倾角为大约30-80度。
欧姆接触点161和165仅插入下部半导体长条151和其上的上覆导体171、175之间，并且降低其间的接触电阻。半导体长条151具有几乎与数据线171和漏电极175以及下部欧姆接触点161和165相同的平面形状。但是，半导体长条151的凸出部154包括一些暴露的部分，它们没有被数据线171和漏电极175覆盖，如置于源电极173和漏电极175之间的部分。可选择地，没有半导体长条151的其它部分，仅可以保留凸出部154。
钝化层180形成在数据线171和漏电极175上，以及半导体长条151的暴露的部分上。钝化层180最好由无机绝缘体如氮化硅或者氧化硅、具有良好的平面特征的感光有机材料、或者具有低于4.0的介电常数的低电介质绝缘材料如通过等离子加强化学气相淀积法(PECVD)形成的a-Si:O:F和a-Si:C:O制造。钝化层180可以具有包括下层无机薄膜和上层有机薄膜的双层机构，从而得其可以具有有机薄膜的优点，并且可以保护半导体长条151的暴露部分。
钝化层180具有多个分别暴露数据线171的端部179和漏电极175的接触孔182和185。钝化层180和门绝缘层140具有多个暴露门线121的端部129的接触孔181。
最好由透明导体如ITO或IZO或者反射导体如Ag或者Al制造的多个像素电极190和多个辅助接触点81、82形成在钝化层180上。
像素电极190通过接触孔185与漏电极175物理和电连接，使得像素电极190从漏电极175接收数据电压。被供给数据电压的像素电极190与被供给公共电压的公共电极270一起配合来产生电场，该电场决定液晶层3中的液晶分子的方向。
如上所述，像素电极190和公共电极270形成液晶电容CLC，其在TFT截止之后存储施加的电压。通过重叠像素电极190和包含存储电极133的存储电极线131来实现平行与液晶电容CLC连接用于提高电压存储容量的存储电容CST。
像素电极190具有置于存储电板133上的纵向边缘，从而存储电极133阻塞像素电极190和数据线171之间的串扰以及像素电极190之间的串扰。
辅助接触点81和82通过接触孔181和182分别连接到并且覆盖门线121的端部121以及数据线171的端部179。辅助接触点81和82保护端部129和179，并且补充端部129和179以及外部装置的附着力。
用于起初对准LC分子的对准层(未示出)被涂敷在像素电极190和钝化层180上。
重新参考图1，灰度电压发生器800产生与像素的透射率相关的两组多个灰度电压。一组中的灰度电压具有相对于公共电压Vcom的正极性，然而另一组中的灰度电压具有相对于公共电压Vcom的负极性。
将门驱动器400连接到面板组合300的门线G1-G2n上，并且合成来自外部装置的门导通电压Von和门截止电压Voff，以产生用于施加到门线G1-G2n上的门信号。
将数据驱动器500连接到面板组合300的数据线D1-Dm上，并且将从灰度电压发生器800提供的灰度电压中选择的数据电压施加到数据线D1-Dm上。
驱动器400和500可以包括至少一个安装在面板组合300上或者薄膜封装(tape carrier package，TCP)中的柔性印刷电路(FPC)薄膜上的集成电路(IC)芯片，其与LC面板组合300附接。可选择地，驱动器400和500可以与显示信号线G1-G2n和D1-Dm以及TFT开关元件Q一起集成到面板组合300中。
信号控制器600控制门驱动器400和门驱动器500。
现在，详细说明上述LCD的操作。
从外部图形控制器(未示出)将输入图像信号R、G和B以及控制其显示的输入控制信号如垂直同步信号Vsync、水平同步信号Hsync、主时钟MCLK和数据允许信号DE提供给信号控制器600。在产生门控制信号CONT1和数据控制信号CONT2并且基于输入控制信号和输入图像信号R、G和B对适合于面板300的操作的图像信号R、G和B进行处理后，信号控制器600将门控制信号CONT1传送到门驱动器400，并且将处理过的图像信号DAT和数据控制信号CONT2传送该数据驱动器500。图像信号R、G和B的处理包括根据图3所示的面板组合300的像素排列对图像数据R、G和B进行重新排列。
门控制信号CONT1包括用于命令开始扫描的扫描开始信号STV和至少一个用于控制门导通电压Von的输出时间的时钟信号。门控制信号CONT1还可以包括用于确定门导通电压Von的持续时间的输出允许信号OE。
数据控制信号CONT2包括用于告知开始为一组像素传送数据的水平同步开始信号STH，用于命令为数据线D1-Dm施加数据电压的装入信号LOAD和数据时钟信号HCLK。数据控制信号CONT2还可以包括用于反转数据电压极性的反转信号RVS(相对于公共电压Vcom)。
响应于来自信号控制器600的数据控制信号CONT2，数据驱动器500从信号控制器600为半行像素接收一组图像数据DAT，将图像数据DAT转换为从灰度电压发生器800提供的灰度电压中选择的模拟数据电压，并且将该数据电压施加到数据线D1-Dm。
响应于来自信号控制器600的门控制信号CONT1，门驱动器400将门导通电压Von施加到门线G1-G2n，从而导通与之连接的开关元件Q。将施加到数据线D1-Dm的数据电压通过被激活的开关元件Q提供给像素。
将数据电压和公共电压Vcom之间的差被表示为跨越LC电容CLC的电压，将其称为像素电压。LC电容CLC中的LC分子具有取决于像素电压大小的方向，并且分子方向决定通过LC层3的光线的偏振。偏振器将光线偏振转化为光线透射率。
通过在半个水平周期的单位里重复执行这一步骤(将其表示为“1/2H”并且等于水平同步信号Hsync或者数据允许信号DE的半个周期)，在一帧期间将门导通电压Von顺序提供给所有的门线G1-G2n，从而将该数据电压施加到所有的像素。当一帧结束之后下一帧开始时，控制施加到数据驱动器500上的反转控制信号RVS，从而将数据电压的极性反转(将其称作“帧反转”)。也可以控制该反转控制信号RVS使得流入一帧中的数据线中的数据电压的极性反转(例如，线反转和点反转)，或者使得一组中的数据电压极性反转(例如，列反转和点反转)。
现在，参考图7详细描述根据本发明实施例的列反转。
图7示出了在列反转下具有图3所示排列的像素的像素电压的极性。
首先，更详细地描述像素的排列。
被分别表示为RP、GP和BP的红、绿和蓝色像素以具有多行和多列的矩阵形式排列。每一个像素行包括页序排列的红、绿和蓝色像素RP、GP和BP，并且每一像素列内的像素仅仅表示一种颜色，将其称作条纹排列。
在图7所示的列反转中，连接到数据线D1、D3、D5…上的像素的像素电压具有相同的极性，然而连接到相邻的数据线D2、D4、D6…上的像素的像素电压具有相反的极性。
接下来，参考图8A-11B根据本发明的实施例详细描述将数据电压施加到像素上的几种方法。
图8A、9A、10A和11A示出了根据本发明的实施例的LCD的信号波形，图8B、9B、10B和11B分别示出了如图8A、9A、10A、11A所示的LCD中像素行的像素电压的作为时间函数的极性。
在图8A-11B中，gj(j＝1，2，…)表示施加到第j根门线Gj上的门信号，d2和d3表示施加到图7所示的第二和第三根数据线D2和D3上的数据电压。在在图8A、9A、10A和11A中，在门信号g1、g3…中写入的符号(+)和(-)表示连接到上门线或者奇数门线G2i-1和第三根数据线D3上的像素的极性，在门信号g2、g4…中写入的符号(+)和(-)表示连接到下门线或者偶数门线G2i和第二根数据线D2上的像素的极性。
参考图8A和8B，施加到每一根门线G1-G2n上的门导通电压Von的持续时间等于1/2H，即门时钟信号CPV的一个周期，其是提供给门驱动器400的一种时钟信号。
如图8B所示，在时刻t＝0，即在还没有将门导通电压Von提供给上门线G2i-1和下门线G2i的初始时刻，像素电压的极性每两个像素发生变化。
在t＝1/2H时，当将门导通电压Von提供给上门线G2i-1时，提供数据电压给连接到上门线G2i-1的像素，从而改变像素电压的极性。此时，没有插入的数据线的两相邻像素具有相同的极性，并且该两像素之间的寄生耦合电容决定连接到上门线G2i-1的像素的像素电压的最终值。
在t＝1H时，当将门截止电压Voff提供给上门线G2i-1并且将门导通电压Von提供给下门线G2i时，连接到下门线G2i的像素的像素电压的极性发生改变。此时，两个直接相邻的像素具有相反的极性，并且该两个像素之间的寄生耦合电容改变连接到上门线G2i-1的像素的像素电压的最终值。在当前描述中，两个“直接相邻”的像素指的是其间没有插入数据线的两个相邻的像素。
同时，在表示给定颜色的像素中，一些像素连接到上门线G2i-1，而表示相同颜色的其它像素连接到下门线G2i。例如，在图8b中，将第一绿色像素列中的绿色像素GP1连接到下门线G2i，而第二绿色像素列中的另一个绿色像素连接到上门线G2i-1上。
顺便说一下，当对连接到下门线G2i上的像素充电时，连接到上门线G2i-1的像素由于寄生电容而改变其像素电压。但是，对在连接到上门线G2i-1的像素充电期间，连接到下门线G2i的像素的像素电压不发生改变。因此，即使给它们提供相同的电压，连接到上门线G2i-1的像素的实际的像素电压也不同于连接到下门线G2i上的像素的实际的像素电压。
参考图9A和9B，施加到每一根门线G1-G2n上的门导通电压Von的持续时间等于1H，并且施加到相邻的门线G1-G2n上的门导通电压Von的持续时间互相重叠1/2H。此时，在1H的后面的一半期间将用于每一个像素的目标数据电压施加到像素上。
在t＝1/2H时，如图9B所示，当将门导通电压Von提供给上门线G2i-1时，提供连接到前一根门线G2i-2的像素的数据电压给连接到上门线G2i-1的像素，从而使像素电压的极性反转。
在t＝1H时，仍然将门导通电压Von提供给上门线G2i-1并且将门导通电压Von提供给下门线G2i。此时，将用于连接到上门线G2i-1的像素的数据电压提供给连接到上门线G2i-1上和下门线G2i的所有像素。因为已经利用具有相同极性的电压对连接到上门线G2i-1上的像素充电，所以其像素电压的极性没有发生改变。但是，连接到下门线G2i上的像素经历了像素电压的极性反转。因此，直接相邻的两个像素彼此具有相反的极性，并且该两个像素之间的寄生电容决定连接到上门线G2i-1上的像素的像素电压的最终值。
在t＝3/2H时，将门截止电压Voff提供给上门线G2i-1并且将门导通电压Von提供给下门线G2i，将用于连接到下门线G2i的像素的数据电压提供给数据线D1-Dm，而且保持连接到下门线G2i并被电压预充电的像素的像素电压的极性。因为两个互相直接相邻的像素仍然具有相反的极性，所以由于寄生电容连接到上门线G2i-1上的像素的像素电压的变化非常小。
参考图10A和10B，在1/2H的时间间隔中两次将持续1/2H的门导通电压Von提供给每一根门线G1-G2n，并且在第二次施加门导通电压Von期间将像素自身的数据电压提供给每一个像素。
在t＝1/2H时，如图10B所示，当将门导通电压Von提供给上门线G2i-1时，用连接到最后门线G2i-3之前的一根门线的像素的数据电压对连接到上门线G2i-1上的像素预充电，从而改变其像素电压的极性。
在t＝1H时，将门截止电压Voff提供给上门线G2i-1并且将门导通电压Von提供给下门线G2i。用连接到最后门线G2i-2之前的一根门线的像素的数据电压对连接到下门线G2i上的像素预充电，从而改变其像素电压的极性。
在t＝3/2H时，将门导通电压Von再次提供给上门线G2i-1并且将门截止电压Voff提供给下门线G2i。对连接到上门线G2i-1的像素提供它们自身的数据电压。因为用具有相同极性的电压对连接到上门线G2i-1上的像素进行预充电，所以不产生极性反转。此时，两个互相直接相邻的像素具有相反的极性，这两个像素之间的寄生电容决定连接到上门线G2i-1的像素的像素电压的最终值。
在t＝2H时，当将门截止电压Voff提供给上门线G2i-1并且将门导通电压Von提供给下门线G2i时，通过数据线D1-Dm对连接到下门线G2i的像素提供它们自身的数据电压，并且不产生极性反转。因为两个互相直接相邻的像素仍然具有相反的极性，所以由于寄生电容连接到上门线G2i-1上的像素的像素电压的变化非常小。
参考图11A和11B，在1/2H的时间中将门导通电压Von提供给上门线G1、G3、…、G2i-1、…，并且在1H的时间中将门导通电压Von提供给下门线G2、G4、…、G2i、…。在1/2H的时间中将门导通电压Von同时提供给上下门线G2i-1和G2i。在1H的后半部分，对连接到下门线G2、G4、…、G2i、…的像素提供它们自身的数据电压。
在t＝1/2H时，如图11B所示，当将门导通电压Von提供给上门线G2i-1和下门线G2i时，将连接到上门线G2i-1的像素的数据电压提供给所有连接到上下门线G2i-1的像素。因此，连接到上下门线G2i-1的像素都经历极性反转。此时，两个互相直接相邻的像素具有相反的极性，这两个像素之间的寄生电容决定连接到上门线G2i-1的像素的像素电压的最终值。
在t＝1H时，将门截止电压Voff提供给上门线G2i-1并且仍然将门导通电压Von提供给下门线G2i。对连接到下门线G2i的像素提供它们自身的数据电压。因为已经将具有相同极性的电压提供给连接到下门线G2i上的像素，所以没有极性反转。因此，因为两个互相直接相邻的像素仍然具有相反的极性，所以由于寄生电容连接到上门线G2i-1的像素的像素电压的变化非常小。
根据本发明实施例的这些驱动方案减少了数据驱动IC芯片的数量并且确保图像质量。
本发明也能用于其它的显示装置如OLED。
虽然上面对本发明的优选实施例进行了详细说明，应该清楚地知道，这里示教的对本领域普通技术人员而言可以是显而易见的基本发明理念的许多变化/或者修改仍然在本发明的本质和范围之内，如附属权利要求所定义的。
权利要求
1.一种显示装置，包括多个像素行，每一像素行包括多对轮流排列的第一像素和第二像素；多根与第一像素连接的第一信号线；多根与第二像素连接的第二信号线；和多根与第一信号线和第二信号线相交的第三信号线，每一根第三信号线位于一对第一像素和第二像素之间并且与这一对第一像素和第二像素连接，其中分别响应于来自第一和第二信号线的信号，来自第三信号线的电压对第一和第二像素充电，在每一像素行内的第一像素的充电在该像素行内的第二像素的充电结束之前结束，每一像素行内的第二像素具有在该像素行内的第一像素的充电结束之前施加充电电压的预充电时间，并且还具有在该像素行内的第一像素的充电结束之后施加充电电压的主充电时间，和在预充电时间期间充电到第二像素的电压的极性和在主充电时间期间充电到第二像素的电压的极性是相同的。
2.根据权利要求1所述的显示装置，其中相邻的第三信号线传送具有相反极性的电压。
3.根根据权利要求2所述的显示装置，其中由每一根第三信号线传送的电压的极性在一帧期间是不变的，并且在相邻的两帧之间是相反的。
4.根据权利要求1所述的显示装置，其中每一像素行内第二像素的预充电时间和该像素行内第一像素的充电时间至少部分重叠。
5.根据权利要求4所述的显示装置，其中每一像素行内的第一像素具有和前一行内的第二像素的主充电时间重叠的预充电时间，以及在前一行内的第二像素结束主充电之后用于充电电压的主充电时间，并且在其预充电时间期间充电到第一像素的电压的极性和在其主充电时间期间充电到第一像素的电压的极性是相同的。
6.根据权利要求4所述的显示装置，其中每一像素行内第二像素的预充电时间与该像素行内第一像素的充电时间相等。
7.根据权利要求1所述的显示装置，其中每一像素行中第二像素的预充电时间与该像素行中第一像素的充电时间隔开。
8.根据权利要求7所述的显示装置，其中每一像素行内的第一像素具有在该像素行内第二像素的预充电时间之前结束的预充电时间，以及在该像素行内的第二像素的预充电时间和该像素行内第二像素的主充电时间之间的主充电时间，并且在其预充电时间期间充电到第一像素的电压的极性和在其主充电时间期间充电到第一像素的电压的极性是相同的。
9.一种显示装置，包括多个像素行，每一像素行包括多对轮流排列的第一像素和第二像素；多根与第一像素连接的第一信号线；多根与第二像素连接的第二信号线；和多根与第一信号线和第二信号线相交的第三信号线，每一根第三信号线位于一对第一像素和第二像素之间并且与这一对第一像素和第二像素连接，其中分别响应于来自第一和第二信号线的信号，来自第三信号线的电压对第一和第二像素充电，并且每一像素行内第一像素的充电时间至少与该像素行内第二像素的充电时间或者另一像素行内的第一或第二像素的充电时间部分重叠。
10.根据权利要求9所述的显示装置，其中相邻的第三信号线传送具有相反极性的电压。
11.根据权利要求10所述的显示装置，其中由每一根第三信号线传送的电压的极性在一帧期间是不变的，并且在相邻的两帧之间是相反的。
12.根据权利要求9所述的显示装置，其中每一像素行内第二像素的充电时间和该像素行内第一像素的充电时间至少部分重叠。
13.根据权利要求12所述的显示装置，其中每一像素行内的第一像素在前一像素行内的第二像素结束电压充电之前开始电压充电，并且在前一像素行内的第二像素结束电压充电之后继续电压充电，而且每一像素行内的第二像素在该像素行内的第一像素结束电压充电之前开始电压充电，并且在该像素行内的第一像素结束电压充电之后继续电压充电。
14.根据权利要求12所述的显示装置，其中每一像素行内的第二像素和该像素行内的第一像素同步开始电压充电，并且在该像素行内的第一像素完成电压充电之后继续电压充电。
15.根据权利要求9所述的显示装置，其中每一像素行内第二像素的充电时间与前一像素行内第二像素的充电时间部分重叠。
16.根据权利要求15所述的显示装置，其中每一像素行内第一像素的充电时间与前一像素行内第一像素的充电时间部分重叠。
17.根据权利要求16所述的显示装置，其中每一像素行内第一像素的充电时间与该像素行内第二像素的充电时间隔开。
18.一种驱动显示装置的方法，该显示装置包括在多个像素行中交替排列的多个第一和第二像素，该方法包括在第一像素中充电第一电压；在第一电压的充电结束之前将第二电压充电到第二像素；和在第一电压的充电结束之后将具有与第二电压相同极性的第三电压充电到第二像素。
19.根据权利要求18所述的方法，其中顺序执行第二电压的充电和第三电压的充电。
20.根据权利要求19所述的方法，进一步包括在第一电压的充电和第二电压的充电之前利用极性与第一电压相同的第四电压为第一像素充电。
21.根据权利要求20所述的方法，其中顺序执行第四电压的充电和第一电压的充电。
22.根据权利要求18所述的方法，其中同时执行第一电压的充电和第二电压的充电。
23.根据权利要求22所述的方法，进一步包括在第一电压的充电和第二电压的充电之前利用极性与第一电压相同的第四电压为第一像素充电。
24.根据权利要求23所述的方法，其中顺序执行第四电压的充电和第一电压的充电。
25.根据权利要求18所述的方法，其中在第一电压的充电开始之前结束第二电压的充电。
26.根据权利要求25所述的方法，进一步包括在第二电压的充电之前利用极性与第一电压相同的第四电压为第一像素充电。
27.根据权利要求26所述的方法，其中在第二电压的充电开始之前结束第四电压的充电。
全文摘要
一种显示装置包括包括在每一行中轮流排列的多对第一像素和第二像素的像素行；分别与第一和第二像素连接的第一和第二门线；以及和门线相交的数据线。每一根数据线位于一对第一像素和第二像素之间并且与该像素连接。响应于来自门线的信号，来自数据线的电压对像素充电。第一像素的电压充电在该像素行内的第二像素的电压充电结束之前结束。第二像素具有在第一像素结束电压充电之前的预充电时间，和在第一像素结束电压充电之后的主充电时间。在预充电时间期间和在主充电时间期间充电到第二像素的电压的极性是相同的。
文档编号G02F1/133GK1691101SQ20051007167
公开日2005年11月2日 申请日期2005年4月19日 优先权日2004年4月19日
发明者文胜焕 申请人:三星电子株式会社