专利名称：将三维函数用于掩模规格制定的方法
技术领域：
本发明涉及集成电路制造工艺中的掩模制作过程，尤其设计掩模制作规格的制定方法。
背景技术：
目前对光刻用的掩模制定其生产规格时，通常只定义两个值，均值与目标值差(MTT，Mean To Target)以及关键尺寸均匀性(CDU，CriticalDimension Uniformidty)，随着集成电路制造工艺的不断进步，掩模设计规则也随之进一步缩减，半导体器件图案特征的关键尺寸(CD，CriticalDimention)逐渐接近光学分辨率的极限。因此在实际应用中，越来越多出现这样的情况，某些掩模虽然符合预定的规格，即其MTT值和CDU值均在规格之内，但是将掩模用于光刻，使图案复制到硅晶片上后，呈现于晶片上的图案特征的关键尺寸却超出预定的规格。这直接对生产过程中产品良率产生负面影响。
如图1所示，传统的掩模规格是基于固定容许量的MTT值以及CDU值，图中的横坐标为CDU值，纵坐标为MTT值，例如其固定容许量分别为(-7.5，7.5)，(-6，6)，掩模数据只要在图中以这四个值确定的矩形范围内即认为其符合规格，可以用于晶片制造。但是实际使用中，有很多情况下上述的判断并不准确，在所述矩形的左上角以及左下角用斜线表示的三角形区域中(此两个三角形区域仅为具体应用的举例，并非泛指)，虽然掩模的MTT值以及CDU值仍然符合上述的固定容许量(-7.5，7.5)，(-6，6)，但是数值符合此区域的掩模应用于实际生产晶片时，将由于掩模误差导致晶片上图案特征的表现超出光刻制程的容许度。为了避免此种问题出现，实际使用中通常只有缩小掩模的MTT值以及CDU值规格，这种方式实质上提高了掩模等级，但是无疑将导致掩模生产的良率降低，并且成本升高。
发明内容
为了在掩模设计规则越来越趋向收缩的时候，掩模的生产制造仍能保证较高的良率和较低成本，并且不影响掩模用于光刻后的产品质量，提出本发明。
本发明的一个目的在于，提供一种将三维函数用于掩模规格制定的方法。
本发明的另一个目的在于，提供一种将三维函数用于掩模规格制定的方法，并且以此为基础，将三维函数简化为二维函数，用于限定掩模规格。
本发明提出的以三维函数限定掩模规格的方法，或者将所述的三维函数简化为二维函数来限定掩模规格的方法，可以用于确保掩模质量符合生产应用的要求，并且还可以提高掩模制作的良率。
掩模的规格应当基于可影响晶片上关键尺寸偏差的最关键因子而考虑，在本发明中，将这些因子归结为三个方面MTT值，CDU值以及标称规则实行光学近似效应(nominal on-rule proximity)。
所谓的光学近似效应，主要是指成像系统在像平面上产生的像相对于被成像物的一种失真效应。在光罩掩膜的制备过程中，这种失真效应的大小，主要与特定的光罩制程、被成像物体本身的线宽大小以及被成像物体的周围环境有关系。换句话说，对于同样线宽的被成像物体，如果该物体的周围环境不同，最后反映在光罩掩膜上的失真的大小也不相同。
通常，在掩模设计以及制造时，会比较关心设计规则(Design rule)所允许的最小线宽的图形(on-rule feature)在不同的周围环境(主要指疏密情况不同)下的失真大小(在最佳的光罩掩膜制程条件下)，并把这样的失真称为标称规则实行光学近似效应(nominal on-rule proximity)。
测量标称规则实行光学近似效应(nominal on-rule proximity)具体值的大小主要通过以下方法设计一组实验图形，该组同行中的每一个分批都有同样大小的图形线宽，所不同的只是图形的疏密。把这一组图形都写到光罩掩膜上，然后测量在光罩掩膜上这些图形的实际线宽。实际线宽和设计线宽之差，就是这种近似效应失真具体值的大小。
基于以上考虑，本发明方法施行的第一步骤是收集大量的由于掩模误差而引起的晶片关键尺寸偏差数据，所述的误差包括掩模主图案特征的MTT值偏移，横向掩模CDU值(cross mask CDU)以及不同掩模的光学近似效应表现值，所使用的掩模图案如图2所示； 对所收集的晶片数据库进行分析，其目的是找出掩模制程的关键因子如何影响晶片级制程窗(process window)范围，以及关键尺寸控制的关系。
数据应当进行详细并且大量的收集，在完成收集这些数据的基础上，可以根据所述的三方面数据在三维坐标系中绘制出掩模规格的函数曲面，如图3所示(图中仅示出部分曲面)，函数的表达式为 晶片关键尺寸容忍度＝F(MTT，CDU，光学近似效应值)。
上述三维坐标系的三个坐标轴分别表示MTT值，CDU值以及光学近似效应值，在图3所示的曲面包覆范围之内的掩模检测数据可以认为是符合规格的，即检测数据在此范围内的掩模可以用于实际的光刻制程而不至于出现超出制程规格的误差。
对于一个真实的成熟并且控制良好的掩模制程而言，上述的掩模规格三维函数可以简化至二维的数值范围，如图4所示，仍然是在MTT值与CDU值构成的二维坐标系中，将上述三维函数在此二维平面中的轮廓绘制出来(MTT值与CDU值的坐标轴实质上与三维坐标系中的相同)，可以这样操作的原因是掩模的光学近似效应性能表现基本都可以根据现有技术对光学近似效应的研究结果加以确定。
经过上述的掩模规格三维函数二维化的过程后，本发明方法所规定的掩模规格函数即可以呈现在MTT值与CDU值构成的二维坐标系中，此时将背景技术中所介绍的用于控制掩模规格的图案整合进此二维坐标系中可以很明显地发现，按照本发明方法所规定的掩模规格范围明显大于背景技术中所采用的掩模规格范围，如图5所示。并且，如背景技术所介绍，目前采用的掩模规格控制方法，其在MTT值与CDU值构成的二维坐标系中用于控制掩模规格的为一个矩形图案，但并不是符合此范围的所有掩模均能适应实际生产需要的规格。所述矩形图案与按照本发明方法规定的规格范围互相不重合的部分即为不符合实际生产需要的部分，也就是在背景技术中所介绍的矩形左上角以及左下角的三角形区域，在图5中以斜线将此两个区域作了标示。
至此已不难明白本发明所提供方法的优点 首先，按照本发明方法所制定出的掩模规格，其容许范围大于目前方法所制定掩模规格的容许范围，这样将使掩模生产过程的良率得到提高，降低生产成本； 其次，按照本发明方法来制定掩模规格，其对掩模性能的控制更为精确，掩模虽然符合规格，但是不能适用于实际应用的情况将大为减少甚至完全可避免(采集数据量足够多的情况)。这样可以间接地提高集成电路制造工艺中产品的良率。
本申请中包括的附图是说明书的一个构成部分，附图与说明书和权利要求书一起用于说明本发明的实质内容，用于更好地理解本发明。
图1为传统方法用MTT值以及CDU值控制掩模规格的坐标示意图，图中的横坐标为CDU值，纵坐标为MTT值； 图2为本发明方法中用于采集数据的掩模图案示意图； 图3为按照本发明方法得到的三维函数曲面示意图； 图4为按照本发明的方法将三维函数在MTT值与CDU值构成的二维坐标系中二维化后的函数轮廓示意图； 图5为现有技术用于控制掩模规格的矩形图案整合进图4所示二维化函数图案的示意图。
具体实施例方式 为了更好地理解本发明的工艺，下面结合本发明的具体实施例作进一步说明，但其不限制本发明。
实施例1 用三维函数制定掩模规格 在集成电路制造工艺中，光刻制程使用的掩模规格在制定时应当基于可影响晶片上关键尺寸偏差的最关键因子而考虑，本发明的实施例中将这些因子归结为三个方面MTT值，CDU值以及标称规则实行的光学近似效应数值(nominal on-rule proximity)。
本发明方法施行的第一步骤是收集大量的由于掩模误差而引起的晶片关键尺寸偏差数据，所述的误差包括掩模主图案特征的MTT值偏移，横向掩模CDU值(cross mask CDU)以及不同掩模的光学近似效应表现，所使用的掩模图案如图2所示； 整理上述步骤所收集的晶片数据库，如下表1所示，对其进行分析，以找出掩模制程的关键因子如何影响晶片级制程窗(process window)范围，以及关键尺寸控制的关系。
表1 应当注意的是，上表仅为说明本发明的方法过程而举例，在实际应用时，类似表1的数据必须进行更加细化并且大量的收集，在完成收集这些数据的基础上，可以根据这些数据在三维坐标系中绘制出掩模规格的函数曲面，如图2所示，函数的表达式为晶片关键尺寸容忍度＝F(MTT，CDU，光学近似效应值)。
三维坐标系的三个坐标轴分别表示MTT值，CDU值以及光学近似效应值，在图3所示的曲面包覆范围之内的掩模检测数据可以认为是符合规格的，即可以认为检测数据在此范围内的掩模可以用于实际的光刻制程而不至于出现超出制程规格的误差。
此方法实际应用后反馈的情况显示，晶片的关键尺寸控制以及光刻的制程窗(process window)均在晶片级的规格之内。
实施例2 以三维函数制定掩模制作的规格，并且以此为基础简化得到二维函数限定的掩模规格 对于一个真实的成熟并且控制良好的掩模制程而言，实施例1中的掩模规格三维函数可以简化至二维的数值范围，如图3所示，仍然是在MTT值与CDU值构成的二维坐标系中，将三维函数在此二维平面中的轮廓绘制出来，本实施例中，定义MTT轴为x轴，CDU轴为y轴，光学近似效应轴为z轴。
MTT值与CDU值代表的x、y轴实质上与实施例1的三维坐标系相同，所以上述三维函数曲面以z轴方向在x与y坐标轴决定的二维平面上的投影，即为所述三维函数在xy平面二维化后的轮廓。
可以这样简化三维函数的原因是掩模的光学近似效应性能表现基本都是可以确定的。
对于实际操作而言，这样的简化无疑可以带来便利，因为确定掩模是否符合规格时，仍然只需要判断MTT以及CDU两个数值是否落在所述二维函数规定的范围内。这样在操作过程上已与现有技术采用的方法没有不同。
经过上述的掩模规格三维函数二维化的过程后，本发明方法所规定的掩模规格函数即可以呈现在x、y所构成的二维坐标系中，此时将背景技术中所介绍的用于控制掩模规格的图案整合进此二维坐标系中可以很明显地发现，按照本发明方法所规定的掩模规格范围明显大于背景技术中所采用的掩模规格范围。并且，如背景技术所介绍，目前采用的掩模规格控制方法，其在MTT值与CDU值构成的二维坐标系中用于控制掩模规格的为一个矩形图案，但并不是符合此范围的所有掩模均能适应实际生产需要的规格。所述矩形图案与按照本发明方法规定的规格范围互相不重合的部分即为不符合实际生产需要的部分，也就是在背景技术中所介绍的矩形左上角以及左下角的三角形区域，在图3中以斜线将此两个区域作了标示。
权利要求
1.一种将三维函数用于掩模规格制定的方法，用于在集成电路制造工艺中对掩模制作的规格加以限定，其特征在于采用三种参数控制掩模规格MTT值，CDU值以及光学近似效应值，所述的方法包括下列步骤
1)采集由于掩模误差而引起的晶片关键尺寸偏差数据，所述的误差包括掩模主图案特征的MTT值偏移，横向掩模CDU值以及不同掩模的光学近似效应表现值；
2)根据所采集的三方面数据在三维坐标系中绘制出掩模规格的函数曲面图，函数的表达式为
晶片关键尺寸容忍度＝F(MTT，CDU，光学近似效应值)
3)根据步骤2)中得到的曲面函数判断掩模是否符合规格，测试数据在函数曲面包覆范围内的掩模为符合规格，反之则不符合规格。
2.如权利要求1所述的方法，其特征在于，还包括下列步骤
在MTT值与CDU值构成的二维坐标系中，以所述三维函数与此二维平面相交的轮廓使三维函数二维化，成为MTT值与CDU值构成的二维坐标系中的二维函数；
以所述的二维函数作为掩模制作规则的制定标准，当掩模测试得到的MTT值与CDU值在所述二维函数规定的范围中时，掩模符合规格，反之则不符合规格。
全文摘要
一种将三维函数用于掩模规格制定的方法，此种方法采用三种参数控制掩模的规格MTT值，CDU值以及光学近似效应值。在集成电路制造工艺发展至图案特征的关键尺寸逐渐接近光学分辨率的极限时，光学近似效应对于掩模制造的影响越来越明显。本发明的方法正是基于此而设计，实际使用中可以提升掩模制作的良率，使生产成本下降。并且，也可以间接得使集成电路制造中的产品良率上升。
文档编号G03F1/36GK101211101SQ200610148018
公开日2008年7月2日 申请日期2006年12月26日 优先权日2006年12月26日
发明者洪齐元, 高根生, 刘庆炜 申请人:中芯国际集成电路制造(上海)有限公司