专利名称：Tft-lcd阵列基板结构及其制造方法
技术领域：
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种薄膜 晶体管液晶显示器阵列基板结构及其制造方法。
背景技术：
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平 板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板结构以及制造 工艺决定了其产品性能、成品率和价格。
为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板结构
(有源驱动TFT阵列)的制造工艺逐步得到简化，从开始的七次掩模(7 mask ) 工艺已经发展到目前基于狭缝光刻技术的4次掩模(4 mask)工艺。4次构 图工艺的核心是采用狭缝光刻工艺代替传统5次构图工艺中的第二次掩模
(有源层光刻)和第三次掩模(源漏电极光刻)。其工艺过程具体为首先， 通过第一次掩模形成栅电极；随后在栅电极上连续沉积栅绝缘层、半导体层、 掺杂半导体层(欧姆接触层)和源漏金属层；接着进行采用狭缝光刻技术的 第二次掩模，通过湿法刻蚀、多步刻蚀(半导体层刻蚀—灰化—干法刻蚀— 掺杂半导体层刻蚀)形成数据线、有源层、源漏电极和TFT沟道图形；然后
沉积钝化层，由第三次掩模在钝化层上形成过孔；最后沉积透明导电层，通 过第四次掩模形成像素电极。其中，第二次掩模中需要采用狭缝光刻工艺形 成有源层、源漏电极和TFT沟道图形。狭缝光刻工艺的原理是在掩模板上设 置特定尺寸的狭缝，通过产生光学衍射来控制光的透过率，从而有选择地控 制光刻胶的厚度，而光刻胶的厚度将直接决定TFT的宽长比，即TFT的电学特性。
实际生产表明，现有技术的4次构图工艺存在两个明显的缺点。由于带 有狭缝结构掩模板的制作精度有一定的局限性，同时受狭缝光刻板透过率的 分布均匀性和光刻胶灰化工艺均匀性的影响，导致不同区域的透过率有一定
差别，而这些差别会导致TFT沟道区域发生各种不良，降低了整个基板上TFT 电学特性的均匀性，影响了 TFT-LCD的显示品质。由于多步刻蚀工艺是狭缝 光刻工艺的核心工艺之一，其目的是在第二次掩模中既形成有源层和源漏电 极图形，同时还要形成TFT沟道，主要流程包括半导体层的刻蚀、沟道处光 刻胶的灰化、沟道处源漏电极的刻蚀以及掺杂半导体层的刻蚀，这些刻蚀工 艺都在同一设备中连续完成，容易发生由狭缝光刻工艺引起的各种像素不良， 使成品率和产品质量不能得到有效保障。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板结构及其制造方法，有效解 决现有采用狭缝光刻技术的4次构图工艺在产品成品率、产品质量、TFT沟 道均匀性和TFT电学特性均匀性等方面存在的技术缺陷。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板结构，包括在 基板的显示区域形成的栅线和数据线，以及在基板的PAD区域形成的栅连接 线和数据连接线，所述栅线和数据线的交叉处形成薄膜晶体管，所述薄膜晶 体管包括栅电极、栅绝缘层、半导体层、掺杂半导体层、源电极、漏电极和 钝化层，还包括位于所述漏电极下方且与所述漏电极搭接的像素电极，所述 半导体层位于所述栅线和栅电极上方的绝缘层上。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板结构制造方 法，包括
步骤1、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成 栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半 导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、
半导体层和掺杂半导体层图形；
步骤3、在完成步骤2的基板上沉积透明导电层，通过第三次构图工艺 形成像素电极图形；
步骤4、在完成步骤3的基板上连续沉积源漏金属层和钝化层，通过第 四次构图工艺，在显示区域形成漏电极、源电极、数据线和TFT沟道图形， 在数据线PAD区域形成数据连接线，且使漏电极与像素电极搭接，在栅线PAD 区域暴露出栅连接线，在数据线PAD区域暴露出数据连接线。
本发明提出了一种TFT-LCD阵列基板结构及其制造方法，虽也是四次构 图工艺，但与现有技术采用半色调或灰色调工艺的四次构图工艺不同。本发 明首先通过第 一次构图工艺形成栅线和栅电极图形，通过第二次构图工艺形 成有源层图形，通过第三次构图工艺形成像素电极，通过采用半色调或灰色 调技术的第四次构图工艺形成源电极、漏电极、数据线图形以及TFT沟道。 具体地，本发明采用半色调或灰色调是为了形成数据线PAD区域的结构，而 TFT沟道则是采用常规的光刻和刻蚀工艺，因此可有效地减少采用半色调或 灰色调技术的传统四次构图工艺中出现的像素不良，保证了 TFT-LCD阵列基 板结构的产品成品率和产品质量；同时，由于采用常规光刻工艺形成TFT沟 道，因此显著提高了 TFT沟道长度的均匀性，使TFT电学特性的均匀性得到 有效保证。本发明TFT-LCD阵列基板结构制造方法工艺简单、稳定，容易实 现工艺开发，降低了设备配置要求，不仅缩短了生产周期，而且降低了生产 成本。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图la为本发明TFT-LCD阵列基板结构显示区域的平面图；图lb为本发明TFT-LCD阵列基板结构第一实施例的结构示意图； 图lc为本发明TFT-LCD阵列基板结构第二实施例的结构示意图； 图2a为本发明第一实施例第一次构图工艺后的平面图； 图2b为图2a所对应结构中显示区域、栅线PAD区域和数据线PAD区域 的截面图3a为本发明第一实施例第二次构图工艺后的平面图； 图3b为图3a所对应结构中显示区域、栅线PAD区域和数据线PAD区域 的截面图4a为本发明第一实施例第三次构图工艺后的平面图； 图4b为图4a所对应结构中显示区域、栅线PAD区域和数据线PAD区域 的截面图5a为本发明第一实施例第四次构图工艺中第一次刻蚀后的截面图； 图5b为本发明第一实施例第四次构图工艺中第二次刻蚀后的截面图； 图5c为本发明第一实施例第四次构图工艺中第三次刻蚀后的截面图； 图5d为本发明第一实施例第四次构图工艺中第四次刻蚀后的截面图； 图6a为本发明第二实施例第一次构图工艺后的平面图； 图6b为图6a所对应结构中显示区域、栅线PAD区域和数据线PAD区域 的截面图7a为本发明第二实施例第二次构图工艺后的平面图； 图7b为图7a所对应结构中显示区域、栅线PAD区域和数据线PAD区域 的截面图8a为本发明第二实施例第三次构图工艺后的平面图8b为图8a所对应结构中显示区域、栅线PAD区域和数据线PAD区域
的截面图9a为本发明第二实施例第四次构图工艺中第一次刻蚀后的截面图； 图9b为本发明第二实施例第四次构图工艺中第二次刻蚀后的截面图；图9c为本发明第二 图9d为本发明第二
图10为本发明TFT-图11为本发明TFT-图12为本发明TFT-
附图标记说明
l一基板；
2c—栅连接线；
5—掺杂半导体层；
7b—源电极；
8—钝化层；
实施例第四次构图工艺中第三次刻蚀后的截面图: 实施例第四次构图工艺中第四次刻蚀后的截面图 -LCD阵列基板结构制造方法的流程图； -LCD阵列基板结构制造方法第 一 实施例的流程图 -LCD阵列基板结构制造方法第二实施例的流程图
2a—栅电极；
3—栅绝缘层；
6—像素电极；
7c—数据线;
9一光刻胶。
2b—栅线； 4 —半导体层； 7a —漏电才及； 7d—数据连接线;
具体实施例方式
图la为本发明TFT-LCD阵列基板结构显示区域的平面图。如图la所示， TFT-LCD阵列基板结构包括在基板的显示区域形成的栅线2b和数据线7c，栅 线2b和数据线7c限定了像素区域，并在交叉处形成TFT, TFT包括与栅线 2b连接的栅电极2a、作为开关导电介质的半导体层4和形成TFT沟道的漏电 极7a和源电极7b，源电极7b与数据线7c连接，像素电极6位于漏电极7a 的下方并与漏电极7a搭接，半导体层位于栅线和栅电极上方的绝缘层上。此 外，TFT-LCD阵列基板结构还包括在基板的栅线PAD区域形成的栅连接线和 在数据线PAD区域形成的数据连接线。
图lb为本发明TFT-LCD阵列基板结构第一实施例的结构示意图，为图 la中A-A向截面图。如图lb所示，在基板的显示区域，栅电极2a形成在基 板l上，栅绝缘层3形成在具有栅电极图案的整个基板1上，半导体层4和 掺杂半导体层5依次形成在栅电极2a上，像素电极6形成在栅电极2a —侧 的栅绝缘层3上，形成TFT沟道的漏电极7a和源电极7b形成在半导体层4和掺杂半导体层5上，且漏电极7a与像素电极6搭接，钝化层8形成在漏电 才及7a和源电才及7b上。
图lc为本发明TFT-LCD阵列基板结构第二实施例的结构示意图，为图 la中A-A向截面图。如图lc所示，在基板的显示区域，栅电极2a形成在基 板1上，栅绝缘层3、半导体层4和掺杂半导体层5依次形成在栅电极图案 上，像素电极6形成在栅电极2a —侧的基板1上，形成TFT沟道的漏电极 7a和源电极7b形成在半导体层4和掺杂半导体层5上，且漏电极7a与像素 电极6搭接，钝化层8形成在漏电极7a和源电极7b上。
图2a 图9d为本发明TFT-LCD阵列基板结构的制造示意图，下面通过 TFT-LCD阵列基板结构的二个制造工艺过程进一步说明本发明的技术方案， 在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀 等工艺。 第一实施例
图2a为本发明第一实施例第一次构图工艺后的平面图，图2b为图2a所 对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。采用溅射 或热蒸发的方法，在基板1 (如玻璃基板或石英基板)上沉积一层厚度为 500A 4000A的栅金属层。栅金属层可以使用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu 等金属及其合金，栅金属层也可以由多层金属薄膜组成。通过第一次构图工 艺对栅金属层进行刻蚀，在基板1上的显示区域形成栅电极2a和栅线2b图 形，在基板1上的栅线PAD区域形成栅连接线2c图形，如图2a、图2b所示。
图3a为本发明第一实施例第二次构图工艺后的平面图，图3b为图3a所 对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在完成栅 电极和栅线图案的基板上通过等离子体增强化学气相沉积(简称PECVD)方法 连续沉积厚度为1000A 4000A的栅绝缘层3、厚度为1000A~ 3000A的半导 体层4和厚度为300A 600A的掺杂半导体层(欧姆接触层)5，其中半导体 层4和掺杂半导体层5组成有源层。栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、 NH3、 N2的混合气体或SiH2Cl2、 NH3、 N2的混合气体，半导体层4 (如非晶硅层)沉积对应的反应气体可为SiH4、 H2 的混合气体或SiH2Cl2、 H2的混合气体，掺杂半导体层(如掺杂非晶硅层)5 沉积对应的反应气体可为SiH4、 H2、 PH3的混合气体或SiH2Cl2、 H2、 P^的混合 气体。上述各层沉积完成后，通过第二次构图工艺对半导体层和掺杂半导体 层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的半导体层和掺杂 半导体层，在显示区域形成半导体层4和掺杂半导体层5图形，如图3a、图 3b所示。本实施例中，半导体层和掺杂半导体层的刻蚀气体可选用SF6/C12、 SF6/HC1等气体
图4a为本发明第一实施例第三次构图工艺后的平面图，图4b为图4a所 对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在形成半 导体层4和掺杂半导体层5图形后，通过溅射或热蒸发的方法，沉积厚度为 300A 600A的透明导电层，透明导电层一般为ITO或IZO。通过第三次构图 工艺对透明导电层进行刻蚀，在像素区域形成像素电极6图形，本实施例中， 像素电极6位于栅绝缘层3上，如图4a、图4b所示。
图5a-图5d分别为图la所对应结构中显示区域、栅线PAD区域和数据 线PAD区域的截面图，分别表示第四次构图工艺中每次刻蚀工艺后的状态。 在形成像素电极6后，通过溅射或热蒸发的方法，沉积厚度为500A 2500A 的源漏金属层，源漏金属层可以选用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属及 其合金。接着再通过PECVD方法沉积厚度为700A 2000A的钝化层8,钝化 层8可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、 丽3、 K的混合气体或SiH2Cl2、 NH3、 N2的混合气体。钝化层8沉积后，涂敷一 层光刻胶9，采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、 栅线PAD区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线 PAD区域和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
图5a为本发明第一实施例第四次构图工艺中第一次刻蚀后的截面图。首先进行第四次构图工艺中的第 一次刻蚀工艺，在显示区域刻蚀掉暴露出来的
钝化层8、源漏金属层和掺杂半导体层5,形成漏电极7a、源电极7b、数据 线7c和TFT沟道图形，且源电极7b与数据线7c连接，漏电极7a与像素电 极6搭接，在数据线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉 暴露出来的钝化层8和源漏金属层，虽然该区域的半导体层和掺杂半导体层 已经在第二次构图工艺中刻蚀掉，但由于掺杂半导体层的刻蚀工艺对栅绝缘 层有很好的选择比(一般大于5),因此栅线PAD区域处暴露出来的栅绝缘 层3得以保留。本实施例中，钝化层8的刻蚀气体可选用SF6/02、Cl2/O^XCF4/02
等气体，源漏金属层的刻蚀气体可选Ch/02、HCl/02或SF6/Cl2/02等气体，掺
杂半导体层5的刻蚀气体可选SF6/Cl2等。在数据线PAD区域，由于为半色调 或灰色调使光刻胶9保留，因此不进行任何刻蚀，如图5a所示。
图5b为本发明第一实施例第四次构图工艺中第二次刻蚀后的截面图。之 后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶9的灰化工艺，使数 据线PAD区域处由部分曝光形成的光刻胶9被去除，暴露出其下面的钝化层 8。由于灰化工艺对显示区域暴露的半导体层和栅线PAD区域暴露的栅绝缘层 都有很好的选择比(一般大于10),因此该过程中TFT沟道处的半导体层4 和栅线PAD区域处的栅绝缘层3没有进行刻蚀，如图5b所示。本实施例中， 灰化工艺的刻蚀气体可选02、 SFJ02等。
图5c为本发明第一实施例第四次构图工艺中第三次刻蚀后的截面图。之 后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域不进行任 何刻蚀，对栅线PAD区域处进行栅绝缘层3的刻蚀，露出栅连接线2c,对数 据线PAD区域处进行钝化层8的刻蚀，露出数据连接线7d,如图5c所示。 本实施例中，刻蚀气体可选SF6/02、 (:12/02或0仏/02等气体，由于钝化层的刻 蚀工艺对显示区域暴露的半导体层有很好的选择比(一般大于5)，因此本 次刻蚀工艺中TFT沟道处的半导体层得以保留。
图5d为本发明第一实施例第四次构图工艺中第四次刻蚀后的截面图。最
12后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥离剩余 的光刻胶，完成第四次构图工艺，如图5d所示。
图6a为本发明第二实施例第一次构图工艺后的平面图，图6b为图6a所 对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。采用溅射 或热蒸发的方法，在基板l (如玻璃基板或石英基板)上沉积一层厚度为500 A~ 4000 A的栅金属层。栅金属层可以使用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等 金属及其合金，栅金属层也可以由多层金属薄膜组成。通过第一次构图工艺 对栅金属层进行刻蚀，在基板1上的显示区域形成栅电极2a和栅线2b图形， 在基板1上的栅线PAD区域形成栅连接线2c图形，如图6a、图6b所示。
图7a为本发明第二实施例第二次构图工艺后的平面图，图7b为图7a所 对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在完成栅 电极和栅线图案的基板上通过等离子体增强化学气相沉积(简称PECVD)方法 连续沉积厚度为1000A 4000A的栅绝缘层3、厚度为1000A- 3000A的半导 体层4和厚度为300A 600A的掺杂半导体层(欧姆接触层)5,其中半导体 层4和掺杂半导体层5组成有源层。栅绝缘层可以选用氧化物、氮化物或者 氧氮化合物，对应的反应气体可以为SiH4、 NH3、 N2的混合气体或SiH2Cl2、 NH3、 N2的混合气体，半导体层4 (如非晶硅层)对应的反应气体可为SiH4、 &的混 合气体或SiH2Cl2、 H2的混合气体，掺杂半导体层(如掺杂非晶硅层)5对应 的反应气体可为SiHo H2、 P&的混合气体或SiH2Cl2、 H2、 PH3的混合气体。上 述各层沉积完成后，通过第二次构图工艺对掺杂半导体层、半导体层和栅绝 缘层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域掺杂半导体层、 半导体层和栅绝缘层，在显示区域形成半导体层4、掺杂半导体层5和栅绝 缘层3图形，如图7a、图7b所示。本实施例中，半导体层4和掺杂半导体 层5的刻蚀气体可选用SF6/C12、 SF6/HC1等气体，栅绝缘层3的刻蚀气体可 选用S线、CW02等气体。
图8a为本发明第二实施例第三次构图工艺后的平面图，图8b为图8a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在形成半 导体层4、掺杂半导体层5和栅绝缘层3图形后，通过溅射或热蒸发的方法， 沉积厚度为300A 600A的透明导电层，透明导电层一般为ITO或IZO。通过 第三次构图工艺对透明导电层进行刻蚀，在像素区域形成像素电极6图形， 本实施例中，像素电极6位于基板1上，如图8a、图8b所示。
图9a 图9d分别为图la所对应结构中显示区域、栅线PAD区域和数据 线PAD区域的截面图，分别表示第四次构图工艺中每次刻蚀工艺后的状态。 在形成像素电极6后，通过溅射或热蒸发的方法，沉积厚度为500A 2500A 的源漏金属层，源漏金属层可以选用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属及 其合金。接着再通过PECVD方法沉积厚度为700A 2000A的钝化层8,钝化 层8可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、 NH3、 Nz的混合气体或SiH2Cl2、 NH3、 A的混合气体。钝化层8沉积后，涂敷一 层光刻胶9,采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、 栅线PAD区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线 PAD区域和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
图9a为本发明第二实施例第四次构图工艺中第一次刻蚀后的截面图。首 先进行第四次构图工艺中的第 一次刻蚀工艺，在显示区域刻蚀掉暴露出来的 钝化层8、源漏金属层和掺杂半导体层5，形成漏电极7a、源电极7b、数据 线7c和TFT沟道图形，且源电极7b与数据线7c连接，漏电极7a与像素电 极6搭接，在数据线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉 暴露出来的钝化层8和源漏金属层，暴露出栅连接线2c。在数据线PAD区域， 由于为半色调或灰色调使光刻胶9保留，因此不进行任何刻蚀，如图9a所 示。本实施例中，钝化层8的刻蚀气体可选用SF6/02、 (:12/02或CF4/02等气体， 源漏金属层的刻蚀气体可选CW02、 HC1/02或SF6/CW02等气体，掺杂半导体 层5的刻蚀气体可选SF6/Ch等。
图9b为本发明第二实施例第四次构图工艺中第二次刻蚀后的截面图。之后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶9的灰化工艺，使数
据线PAD区域处由部分曝光形成的光刻胶9被去除，暴露出其下面的钝化层 8。由于灰化工艺对显示区域暴露的半导体层有很好的选择比(一般大于10)， 因此该过程中TFT沟道处的半导体层4没有进行刻蚀，如图9b所示。本实 施例中，灰化工艺的刻蚀气体可选02、 SF6/02等。
图9c为本发明第二实施例第四次构图工艺中第三次刻蚀后的截面图。之 后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域和栅线PAD 区域不进行任何刻蚀，对数据线PAD区域处进行钝化层8的刻蚀，露出数据 连接线7d，如图9c所示。本实施例中，刻蚀气体可选SF6/02、 Cl2/02或CF4/02 等气体，由于钝化层的刻蚀工艺对半导体层和栅金属层有很好的选择比(一 般大于5)，因此本次刻蚀工艺中TFT沟道处的半导体层和栅线PAD区域的 栅金属层得以保留。
图9d为本发明第二实施例第四次构图工艺中第四次刻蚀后的截面图。最 后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥离剩余 的光刻胶，完成第四次构图工艺，如图9d所示。
在前述实施例中的栅线PAD区域/数据线PAD区域是指栅线/数据线的引 线部分，实际上是一些将栅线/数据线暴露出来的过孔，其作用是通过这些过 孔将外部的输入信号加载到每一条栅线/数据线上。需要说明的是，本发明栅 线PAD区域不仅指栅线一侧用来进行PCB、 TCP或COF粘贴的图形，也可代表 那些需要在栅金属层上开孔的其他图形，同理，本发明数据线PAD区域不仅 指数据线一侧用来进行PCB、 TCP或COF粘贴的图形，也可代表那些需要在源 漏金属层上开孔的其他图形。
由上述本发明TFT-LCD阵列基板结构的制造过程可以看出，本发明虽仍 为四次构图工艺，但与现有技术采用半色调或灰色调工艺的四次构图工艺不 同，本发明首先通过第一次构图工艺形成栅线和栅电极图形，通过第二次构 图工艺形成有源层图形，通过第三次构图工艺形成像素电极，通过采用半色调或灰色调技术的第四次构图工艺形成源电极、漏电极、数据线图形以及TFT
沟道。由此可见，与现有技术采用半色调或灰色调工艺的四次构图工艺相比，
本发明采用半色调或灰色调是为了形成数据线PAD区域的结构，而TFT沟道 则是采用常规的光刻和刻蚀工艺。具体地说，在现有技术四次构图工艺中， TFT沟道是在第二次构图工艺中采用半色调或灰色调工艺形成，由于带有狭 缝结构掩模板的制作精度有一定的局限性，导致不同区域的透过率有一定差 别，影响光刻胶的均匀性，在后续的多步刻蚀工艺(半导体层刻蚀—灰化— 干法刻蚀—掺杂半导体层刻蚀)中会导致TFT沟道区域发生由半色调或灰色 调工艺带来的各种不良。例如，若TFT沟道区域处没有光刻胶，则容易发生 TFT沟道断开(Channel Open)不良，若TFT沟道区域处的光刻胶偏厚，则 容易发生TFT沟道桥连(Channel Bridge)不良。在本发明技术方案中，尽 管数据线PAD区域的形成是由半色调或灰色调工艺完成，但由于数据线PAD 区域的宽度一般为15ym左右，远大于5jum左右TFT沟道的长度，因此半色
调或灰色调工艺的控制和实现将更容易。本发明虽然采用了半色调或灰色调 工艺，但TFT沟道仍然由常规的曝光和刻蚀工艺形成，因此可有效地减少传 统采用半色调或灰色调技术的四次构图工艺中出现的像素不良，保证了 TFT-LCD阵列基板结构的产品成品率和产品质量；同时，由于采用常规光刻 工艺形成TFT沟道，因此显著提高了 TFT沟道长度的均匀性，使TFT电学特 性的均匀性得到有效保证。
图10为本发明TFT-LCD阵列基板结构制造方法的流程图，具体为
步骤1、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成 栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半 导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、 半导体层和掺杂半导体层图形；
步骤3、在完成步骤2的基板上沉积透明导电层，通过第三次构图工艺形成像素电极图形；
步骤4、在完成步骤3的基板上连续沉积源漏金属层和钝化层，通过第 四次构图工艺，在显示区域形成漏电极、源电极、数据线和tft沟道图形， 在数据线pad区域形成数据连接线，且使漏电极与像素电极搭接，在栅线pad 区域暴露出栅连接线，在数据线pad区域暴露出数据连接线。
本发明提供了一种tft-lcd阵列基板结构制造方法，虽仍为四次构图工 艺，但与现有技术采用半色调或灰色调工艺的四次构图工艺不同。本发明首 先通过第 一次构图工艺形成栅线和栅电极图形，通过第二次构图工艺形成有 源层图形，通过第三次构图工艺形成像素电极，通过采用半色调或灰色调技 术的第四次构图工艺形成源电极、漏电极、数据线图形以及tft沟道。
图11为本发明tft-lcd阵列基板结构制造方法第一实施例的流程图，具 体为
步骤ll、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成 栅电极和栅线图形，在栅线pad区域形成栅连接线图形；
步骤12、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半 导体层，通过第二次构图工艺对掺杂半导体层和半导体层进行刻蚀，完全刻 蚀掉栅线pad区域和数据线pad区域的半导体层和掺杂半导体层，在显示区 域的栅线和栅电极上的栅绝缘层上形成形成半导体层和掺杂半导体层图形；
步骤13、在完成步骤12的基板上沉积透明导电层，通过第三次构图工 艺形成位于栅绝缘层上的像素电极图形；
步骤14、在完成步骤13的基板上连续沉积源漏金属层和钝化层；
步骤15、在完成步骤14的基板上涂敷一层光刻胶，采用半色调或灰色 调掩模板使位于显示区域和栅线pad区域的光刻胶完全曝光，位于数据线pad 区域的光刻胶部分曝光，进行显影处理；
步骤16、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显 示区域形成漏电极、源电极、数据线和tft沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露 出来的钝化层和源漏金属层，暴露出栅绝缘层；
步骤17、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝 化层；
步骤18、刻蚀栅线PAD区域的栅绝缘层，露出栅连接线，刻蚀数据线PAD 区域的钝化层，露出数据连接线；
步骤19、通过光刻胶剥离工艺剥离剩余的光刻胶。
具体地，采用溅射或热蒸发的方法，在基板(如玻璃基板或石英基板) 上沉积一层厚度为500A 4000A的栅金属层。栅金属层可以使用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属及其合金，栅金属层也可以由多层金属薄膜组成。通 过第 一次构图工艺对栅金属层进行刻蚀，在基板上的显示区域形成栅电极和 栅线图形，在基板上的栅线PAD区域形成栅连接线图形。
在完成栅电极和栅线图案的基板上通过PECVD方法连续沉积厚度为 1000A- 4000A的栅绝缘层、厚度为1000A 3000A的半导体层和厚度为 300A 600A的掺杂半导体层(欧姆接触层)，其中半导体层和掺杂半导体层 组成有源层。栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反 应气体可以为SiHo NH3、 Nz的混合气体或SiH2Cl2、 NH3、 N2的混合气体,半导 体层(如非晶硅层)对应的反应气体可为SiH4、比的混合气体或SiH2Cl2、 H2 的混合气体，掺杂半导体层(如掺杂非晶硅层)对应的反应气体可为SiH4、 H2、 PHs的混合气体或SiH2Cl2、 H2、 PH3的混合气体。上述各层沉积完成后，通 过第二次构图工艺对半导体层和掺杂半导体层进行刻蚀，完全刻蚀掉栅线PAD 区域和数据线PAD区域的半导体层和掺杂半导体层，在显示区域形成半导体 层和掺杂半导体层图形。本实施例中，半导体层和掺杂半导体层的刻蚀气体 可选用SF6/C12、 SF6/HC1等气体。
在形成半导体层和掺杂半导体层图形后，通过溅射或热蒸发的方法，沉 积厚度为300A 600A的透明导电层，透明导电层一般为ITO或IZO。通过第
18三次构图工艺对透明导电层进行刻蚀，在像素区域形成像素电极图形，像素 电极位于栅绝缘层上。
在形成像素电极后，通过溅射或热蒸发的方法，沉积厚度为5 00A ~ 2 5 0 0A 的源漏金属层，源漏金属层可以选用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属及 其合金。接着再通过PECVD方法沉积厚度为700A- 2000A的钝化层，钝化层 可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、 NH3、 &的混合气体或SiH2Cl2、 NH3、 N2的混合气体。钝化层沉积后，涂敷一层光刻 胶，采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、栅线PAD 区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线PAD区域 和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
首先进行第四次构图工艺中的第一次刻蚀工艺，在显示区域刻蚀掉暴露 出来的钝化层、源漏金属层和掺杂半导体层，形成漏电极、源电极、数据线 和TFT沟道图形，且源电极与数据线连接，漏电极与像素电极搭接，在数据 线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉暴露出来的钝化层 和源漏金属层，虽然该区域的半导体层和掺杂半导体层已经在第二次构图工 艺中刻蚀掉，但由于掺杂半导体层的刻蚀工艺对栅绝缘层有很好的选择比(一 般大于5)，因此栅线PAD区域处暴露出来的栅绝缘层得以保留。本实施例 中，钝化层的刻蚀气体可选用SF6/02、 CW02或CF4/02等气体,源漏金属层的 刻蚀气体可选(:12/02、 HC1/02或SF6/CW02等气体，掺杂半导体层的刻蚀气体 可选SF6/Cl2等。在数据线PAD区域，由于为半色调或灰色调使光刻胶保留， 因此不进行任何刻蚀。
之后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶的灰化工艺， 使数据线PAD区域处由部分曝光形成的光刻胶被去除，暴露出其下面的钝化 层。由于灰化工艺对显示区域暴露的半导体层和栅线PAD区域暴露的栅绝缘 层都有很好的选择比(一般大于IO)，因此该过程中TFT沟道处的半导体层 和栅线PAD区域处的栅绝缘层没有进行刻蚀。本实施例中，灰化工艺的刻蚀气体可选02、 SF6/。2等。
之后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域不
进行任何刻蚀，对栅线PAD区域处进行栅绝缘层的刻蚀，露出栅连接线，对 数据线PAD区域处进行钝化层的刻蚀，露出数据连接线。本实施例中，刻蚀 气体可选SF6/02、 Cl2/02和CF4/02等气体，由于钝化层的刻蚀工艺对显示区域 暴露的半导体层有很好的选择比(一般大于5)，因此本次刻蚀工艺中TFT 沟道处的半导体层得以保留。
最后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥 离剩余的光刻胶，完成第四次构图工艺。
图12为本发明TFT-LCD阵列基板结构制造方法第二实施例的流程图，具 体为
步骤21、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成 栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；
步骤22、在完成步骤21的基板上连续沉积栅绝缘层、半导体层和掺杂 半导体层，通过第二次构图工艺对掺杂半导体层、半导体层和栅绝缘层进行 刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的t^杂半导体层、半导体 层和栅绝缘层，在显示区域的栅线和栅电极上形成半导体层、掺杂半导体层 和栅绝缘层图形；
步骤23、在完成步骤22的基板上沉积透明导电层，通过第三次构图工 艺形成位于基板上的像素电极图形；
步骤24、在完成步骤23的基板上连续沉积源漏金属层和钝化层；
步骤25、在完成步骤24的基板上涂敷一层光刻胶，采用半色调或灰色 调掩模板使位于显示区域和栅线PAD区域的光刻胶完全曝光,位于数据线PAD 区域的光刻胶部分曝光，进行显影处理；
步骤26、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显 示区域形成漏电极、源电极、数据线和TFT沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露 出来的钝化层和源漏金属层，暴露出栅连接线；
步骤27、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝 化层；
步骤28、刻蚀数据线PAD区域的钝化层，露出数据连接线；
步骤29、通过光刻胶剥离工艺剥离剩余的光刻胶。
具体地，采用賊射或热蒸发的方法，在基板(如玻璃基板或石英基板) 上沉积一层厚度为500 A~ 4000 A的栅金属层。栅金属层可以使用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属及其合金，栅金属层也可以由多层金属薄膜组成。 通过第一次构图工艺对栅金属层进行刻蚀，在基板上的显示区域形成栅电极 和栅线图形，在基板上的栅线PAD区域形成栅连接线图形。
在完成栅电极和栅线图案的基板上通过等离子体增强化学气相沉积(简 称PECVD)方法连续沉积厚度为10()0A 4()00A的栅绝缘层、厚度为1000A-3000A的半导体层和厚度为300A~ 600A的掺杂半导体层(欧姆接触层)， 其中半导体层和掺杂半导体层组成有源层。栅绝缘层可以选用氧化物、氮化 物或者氧氮化合物，对应的反应气体可以为S i H4 、 NH3 、 N2的混合气体或S i H2C12 、 NH3、 Nz的混合气体，半导体层(如非晶硅层)对应的反应气体可为SiH4、 H2 的混合气体或SiH2Cl2、 H2的混合气体，掺杂半导体层(如掺杂非晶硅层)对 应的反应气体可为SiH4、 H2、 PH3的混合气体或SiH2Cl2、 H2、 PH,的混合气体。 上述各层沉积完成后，通过第二次构图工艺对掺杂半导体层、半导体层和栅 绝缘层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域掺杂半导体层、 半导体层和栅绝缘层，在显示区域形成半导体层、掺杂半导体层和栅绝缘层 图形。本实施例中，半导体层和掺杂半导体层的刻蚀气体可选用SF6/C12、 SF6/HC1等气体，栅绝缘层的刻蚀气体可选用SF6/02、 CW02等气体。
在形成半导体层、掺杂半导体层和栅绝缘层图形后，通过溅射或热蒸发 的方法，沉积厚度为300A 600A的透明导电层，透明导电层一般为ITO或IZ0。通过第三次构图工艺对透明导电层进行刻蚀，在像素区域形成像素电极 图形，像素电极位于基板上。
在形成像素电极后，通过溅射或热蒸发的方法，沉积厚度为5 00A ~ 2 5 00A 的源漏金属层，源漏金属层可以选用Cr、 W、 Ti、 Ta、 Mo、 Al、 Cu等金属及 其合金。接着再通过PECVD方法沉积厚度为700A 2000A的钝化层，钝化层 可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、 NH3、 K的混合气体或SiH2Cl2、 NH3、 N2的混合气体。钝化层沉积后，涂敷一层光刻 胶，采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、栅线PAD 区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线PAD区域 和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
首先进行第四次构图工艺中的第 一次刻蚀工艺，在显示区域刻蚀掉暴露 出来的钝化层、源漏金属层和掺杂半导体层，形成漏电极、源电极、数据线 和TFT沟道图形，且源电极与数据线连接，漏电极与像素电极搭接，在数据 线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉暴露出来的钝化层 和源漏金属层，暴露出栅连接线。在数据线PAD区域，由于为半色调或灰色 调使光刻胶保留，因此不进行任何刻蚀。本实施例中，钝化层的刻蚀气体可
选用SF6/02、Cl2/02或CF4/02等气体，源漏金属层的刻蚀气体可选Cl2/02、HC1/02
或SF6/CW02等气体，掺杂半导体层的刻蚀气体可选SF6/Ch等。
之后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶的灰化工艺， 使数据线PAD区域处由部分曝光形成的光刻胶被去除，暴露出其下面的钝化 层。由于灰化工艺对显示区域暴露的半导体层有很好的选择比( 一般大于10)， 因此该过程中TFT沟道处的半导体层没有进行刻蚀。本实施例中，灰化工艺 的刻蚀气体可选02、 S线等。
之后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域和 栅线PAD区域不进行任何刻蚀，对数据线PAD区域处进行钝化层的刻蚀，露
出数据连接线。本实施例中，刻蚀气体可选SF6/02、 Cl2/Oz或CF,/02等气体，由于钝化层的刻蚀工艺对半导体层和栅金属层有很好的选择比( 一般大于5 ),
因此本次刻蚀工艺中TFT沟道处的半导体层和栅线PAD区域的栅金属层得以 保留。
最后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥 离剩余的光刻胶，完成第四次构图工艺。
从上述技术方案可以看出，本发明TFT-LCD阵列基板结构制造方法与现 有技术采用半色调或灰色调工艺的四次构图工艺相比，本发明采用半色调或 灰色调是为了形成数据线PAD区域的结构，而TFT沟道则是采用常规的光刻 和刻蚀工艺。尽管数据线PAD区域的形成是由半色调或灰色调工艺完成，但 由于数据线PAD区域的宽度一般为15jum左右，远大于5jum左右TFT沟道的 长度，因此半色调或灰色调工艺的控制和实现将更容易。本发明虽然采用了 半色调或灰色调工艺，但TFT沟道仍然由常规的曝光和刻蚀工艺形成，因此
良，保证了 TFT-LCD阵列基板结构的产品成品率和产品质量；同时，由于采 用常规光刻工艺形成TFT沟道，因此显著提高了 TFT沟道长度的均匀性，使 TFT电学特性的均匀性得到有效保证。本发明TFT-LCD阵列基板结构制造方 法工艺简单、稳定，容易实现工艺开发，降低了设备配置要求，不仅缩短了 生产周期，而且降低了生产成本。
最后应说明的是以上实施例仅用以说明本发明的技术方案而非限制， 尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当
理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技 术方案的精神和范围。
2权利要求
1.一种TFT-LCD阵列基板结构，包括在基板的显示区域形成的栅线和数据线，以及在基板的PAD区域形成的栅连接线和数据连接线，所述栅线和数据线的交叉处形成薄膜晶体管，所述薄膜晶体管包括栅电极、栅绝缘层、半导体层、掺杂半导体层、源电极、漏电极和钝化层，其特征在于，还包括位于所述漏电极下方且与所述漏电极搭接的像素电极，所述半导体层位于所述栅线和栅电极上方的绝缘层上。
2. 根据权利要求1所述的TFT-LCD阵列基板结构，其特征在于，所述像 素电极位于所述栅绝缘层上。
3. 根据权利要求1所述的TFT-LCD阵列基板结构，其特征在于，所述像 素电极位于所述基板上。
4. 一种TFT-LCD阵列基板结构制造方法，其特征在于，包括步骤1、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成 栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半 导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、 半导体层和掺杂半导体层图形；步骤3、在完成步骤2的基板上沉积透明导电层，通过第三次构图工艺 形成像素电极图形；步骤4、在完成步骤3的基板上连续沉积源漏金属层和钝化层，通过第 四次构图工艺，在显示区域形成漏电极、源电极、数据线和TFT沟道图形， 在数据线PAD区域形成数据连接线，且使漏电极与像素电极搭接，在栅线PAD 区域暴露出栅连接线，在数据线PAD区域暴露出数据连接线。
5. 根据权利要求4所述的TFT-LCD阵列基板结构制造方法，其特征在于， 所述步骤2具体为步骤211、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层；步骤212、通过第二次构图工艺对掺杂半导体层和半导体层进行刻蚀， 完全刻蚀掉栅线PAD区域和数据线PAD区域的半导体层和掺杂半导体层，在 显示区域的栅线和栅电极上的栅绝缘层上形成半导体层和掺杂半导体层图 形。
6. 根据权利要求5所述的TFT-LCD阵列基板结构制造方法，其特征在于， 所述步骤3具体为步骤311、在完成步骤2的基板上沉积透明导电层；步骤312、通过第三次构图工艺形成位于栅绝缘层上的像素电极图形。
7. 根据权利要求6所述的TFT-LCD阵列基板结构制造方法，其特征在于， 所述步骤4具体为步骤411、在完成步骤3的基板上连续沉积源漏金属层和钝化层；步骤412、在完成步骤411的基板上涂敷一层光刻胶；步骤413、采用半色调或灰色调掩模板使位于显示区域和栅线PAD区域的光刻胶完全曝光，位于数据线PAD区域的光刻胶部分曝光，进行显影处理； 步骤414、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，暴露出栅绝缘层；步骤415、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝化层；步骤416、刻蚀栅线PAD区域的栅绝缘层，露出栅连接线，刻蚀数据线 PAD区域的钝化层，露出数据连接线；步骤417、通过光刻胶剥离工艺剥离剩余的光刻胶。
8. 根据权利要求4所述的TFT-LCD阵列基板结构制造方法，其特征在于，所述步骤2具体为步骤221、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂 半导体层；步骤222、通过第二次构图工艺对掺杂半导体层、半导体层和栅绝缘层 进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的掺杂半导体层、半 导体层和栅绝缘层，在显示区域的栅线和栅电极上形成半导体层、掺杂半导 体层和栅绝缘层图形。
9. 根据权利要求8所述的TFT-LCD阵列基板结构制造方法，其特征在于， 所述步骤3具体为步骤321、在完成步骤2的基板上沉积透明导电层；步骤322、通过第三次构图工艺形成位于基板上的像素电极图形。
10. 根据权利要求9所述的TFT-LCD阵列基板结构制造方法，其特征在 于，所述步骤4具体为步骤421、在完成步骤3的基板上连续沉积源漏金属层和钝化层；步骤422、在完成步骤421的基板上涂敷一层光刻胶；步骤423、采用半色调或灰色调掩模板使位于显示区域和栅线PAD区域的光刻胶完全曝光，位于数据线PAD区域的光刻胶部分曝光，进行显影处理； 步骤424、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，暴露出栅连接线；步骤425、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝化层；步骤426、刻蚀数据线PAD区域的钝化层，露出数据连接线； 步骤427、通过光刻胶剥离工艺剥离剩余的光刻胶。
全文摘要
本发明涉及一种TFT-LCD阵列基板结构及其制造方法，制造方法为在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成栅电极和栅线，在栅线PAD区域形成栅连接线；连续沉积栅绝缘层、半导体层和掺杂半导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、半导体层和掺杂半导体层；沉积透明导电层，通过第三次构图工艺形成像素电极；连续沉积源漏金属层和钝化层，通过第四次构图工艺，在显示区域形成漏电极、源电极、数据线和TFT沟道，在数据线PAD区域形成数据连接线，使漏电极与像素电极搭接，在栅线PAD区域暴露出栅连接线，在数据线PAD区域暴露出数据连接线。本发明可有效地减少像素不良。
文档编号G03F7/42GK101526707SQ20081010154
公开日2009年9月9日 申请日期2008年3月7日 优先权日2008年3月7日
发明者王章涛, 邱海军, 闵泰烨 申请人:北京京东方光电科技有限公司