半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及使用氧化物半导体的半导体装置、使用该半导体装置的显示装置、该 半导体装置及该显示装置的制造方法。
背景技术：
金属氧化物多样地存在并用于各种各样的用途。氧化铟是公知材料，它用作在液 晶显示器等中所需要的具有透光性的电极材料。 在金属氧化物中存在呈现半导体特性的金属氧化物。呈现半导体特性的金属氧化 物是化合物半导体的一种。化合物半导体是两种以上的原子键合而成的半导体。一般而言， 金属氧化物成为绝缘体。但是，已知，根据构成金属氧化物的元素的组合，成为半导体。
例如已知在金属氧化物中，氧化鸨、氧化锡、氧化铟、氧化锌、氧化钛等呈现半导体 特性。另外，已公开了将由这种金属氧化物构成的透明半导体层用作沟道形成区的薄膜晶 体管(专利文献1至4、非专利文献1、非专利文献7)。 另外，作为金属氧化物不仅一元氧化物，还已知多元氧化物。例如，具有同源相 (homologous phase)的InGa03(ZnO)m(m为自然数)是公知的材料(非专利文献2至4)。
并且，已确认了可以将如上所述的In-Ga-Zn类氧化物用作薄膜晶体管的沟道层 (专利文献5、非专利文献5和6)。 现有的设置在有源矩阵型液晶显示器的各像素中的薄膜晶体管(TFT)使用非晶 硅或多晶硅，但是使用如上述那样的金属氧化物半导体代替这些硅材料来制造薄膜晶体管 的技术引人瞩目。例如，在专利文献6及专利文献7中公开作为金属氧化物半导体膜使用 氧化锌、In-Ga-Zn-0类氧化物半导体来制造薄膜晶体管，并将该薄膜晶体管用于图像显示 装置的开关元件等中的技术。[专利文献1]日本特开昭60-198861号公报
[专利文献2]日本特开平8-264794号公报
[专利文献3]日本特表平11-505377号公报
[专利文献4]日本特开2000-150900号公报
[专利文献5]日本特开2004-103957号公报
[专利文献6]日本特开2007-123861号公报
[专利文献7]日本特开2007-96055号公报
[非专利文献l] M. W. Prins， K. 0. Grosse-Holz， G. Muller， J. F. M. Cillessen， J. B. Giesbers， R. P. Weening， and R. M. Wolf，"A ferroelectric transparentthin_film transistor", Appl.Phys. Lett. ，17June 1996， Vol. 68p. 3650—3652
[非专利文件2] M. Nakamura， N. Kimizuka， and T. Mohri ， "The Phase Relations inthe In203-Ga2Zn04-ZnO System at 1350°C"， J. Solid StateChem. ， 1991， Vol. 93， p. 298-315
[非专利文件3] N. Kimizuka，M. Isobe，and M. Nakamura，"Syntheses andSingle-Crystal Data of Homologous Compounds, In203(Zn0)m(m = 3，4， and5) ， InGa03(Zn0)3， and Ga203(ZnO)m(m = 7，8，9， andl6)in the In203_ZnGa204-Zn0 System", J. Solid StateChem. ，1995， Vol. 116， p.170-178[非专利文件4] M. Nakamura， N. Kimizuka， T. Mohri， and M. Isobe， 〃 Syntheses and crystal structures of new homologous compounds, indinm iron zinc oxides(InFe03(ZnO)m) (m-natural number)andrelated compounds" ， K0TAI BUTSURI(SOLID STATE PHYSICS), 1993， Vol. 28， No. 5， PP. 317-327
[非专利文件5] K. Nomura, H. 0hta， K. Ueda， T. Kamiya， M. Hirano， and H. Hosono， "Thin-film transistor fabricated in single-crystallinetransparent oxide semiconductor，，， SCIENCE,2003， Vol. 300， p.1269-1272
[非专利文件6] K. Nomura, H. Ohta， A. Takagi， T. Kamiya， M. Hirano， and H. Hosono， "Room-temperature fabrication of transparent flexiblethin_film transistors using amorphous oxide semiconductors'', NATURE, 2004， Vol. 432， p. 488-492
[非专利文献7] Furubarashi et al. ， Japanese Journal of AppliedPhysics， Vol. 44， No.34， 2005， p.L1063-L1065 通过溅射法等在30(TC以下的温度中可以形成氧化物半导体膜，并且可以容易在 大型衬底的大范围内形成将沟道形成区设置在氧化物半导体中的薄膜晶体管。因此，可以 期待将氧化物半导体应用于有源矩阵型的显示装置。 另一方面，在有源矩阵型的液晶显示装置中，在较短的栅极开关时间期间进行对 于液晶层的电压的施加和存储电容的充电，所以需要大的驱动电流。尤其是在画面大型化 或高清晰化的液晶显示装置中要求更大的驱动电流。因此，用作开关元件的薄膜晶体管优 选为场效应迁移率高的薄膜晶体管。

发明内容
据此，本发明的目的之一在于在使用氧化物半导体的薄膜晶体管中，提高场效应 迁移率。本发明的目的之一还在于即使提高薄膜晶体管的场效应迁移率，也抑制截止电流 的增大。另外，本发明的目的之一还在于提供具有使用该氧化物半导体的薄膜晶体管的显 示装置。 本发明的要点是，在形成薄膜晶体管时，使用氧化物半导体层，在该氧化物半导 体层和栅绝缘层之间形成包含金属如钛且其电导率高于该氧化物半导体层的电导率的簇(cluster)。
所公开的发明的一例是一种半导体装置，包括栅电极层；所述栅电极层上的栅
绝缘层；所述栅绝缘层上的多个包含钛的簇；所述栅绝缘层及所述多个包含钛的簇上的氧 化物半导体层；以及所述氧化物半导体层上的源电极层及漏电极层，其中所述氧化物半导
体层和所述源电极层及漏电极层电连接。
所公开的发明的另一例是一种半导体装置，包括栅电极层；所述栅电极层上的
栅绝缘层；所述栅绝缘层上的多个包含钛的簇；所述栅绝缘层及所述多个包含钛的簇上的
氧化物半导体层；所述氧化物半导体层上的具有n型导电型的缓冲层；以及所述缓冲层上
的源电极层及漏电极层，其中所述多个包含钛的簇的电导率高于所述氧化物半导体层的电
导率，所述缓冲层的载流子浓度高于所述氧化物半导体层的载流子浓度，并且所述氧化物
半导体层和所述源电极层及漏电极层通过所述缓冲层而电连接。 注意，所述多个簇包含具有比所述氧化物半导体层高的电导率的钛化合物。 注意，所述多个包含钛的簇的以和所述栅绝缘层接触的面为基准的高度优选为大
于等于3nm且小于等于5nm。另外，所述多个包含钛的簇优选包含选自铌(Nb)、钽(Ta)中
的至少一种杂质元素。 注意，所述氧化物半导体层及所述缓冲层优选包含选自铟、镓及锌中的至少一种。 另外，所述氧化物半导体层的膜厚度为大于等于10nm且小于等于150nm，优选为大于等于 20nm且小于等于60nm。 注意，所述氧化物半导体层优选在所述源电极层和漏电极层之间具有膜厚比与所 述源电极层及漏电极层重叠的第二区域薄的第一区域。另外，也可以在所述氧化物半导体 层上具有由无机材料构成的沟道保护层。 所公开的发明的另一例是一种半导体装置的制造方法，包括如下步骤在衬底上 形成栅电极层；在所述栅电极层上形成栅绝缘层；在所述栅绝缘层上分散地形成多个包含 钛的簇；在所述栅绝缘层及所述多个包含钛的簇上通过溅射法形成氧化物半导体膜；对所 述氧化物半导体膜进行蚀刻形成岛状的氧化物半导体层；在所述岛状的氧化物半导体层上 形成导电层；以及对所述导电层进行蚀刻形成氧化物半导体层和源电极层及漏电极层。在 所述栅绝缘层及所述多个包含钛的簇上形成有所述氧化物半导体层。 注意，在本说明书中，簇是指多个原子或分子汇集中而成的结构单位，并且簇不采 用膜结构。包含钛的簇是指包含钛且具有导电性的簇。因此，如果使包含钛且具有导电性 的簇汇集来形成膜，则该膜呈现高于形成在多个包含钛的簇上的氧化物半导体层的导电性 且不照射光也具有导电性。 注意，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或层叠顺 序。另外，其在本说明书中不表示用来特定发明的事项的固有名词。 注意，在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装 置，因此电光学装置、半导体电路及电子设备都是半导体装置。 在使用氧化物半导体层的薄膜晶体管中，通过在氧化物半导体层和栅绝缘层之间 形成包含钛且其电导率高于氧化物半导体层的电导率的簇，可以提高该薄膜晶体管的场效 应迁移率。另外，可以在提高薄膜晶体管的场效应迁移率的同时抑制截止电流的增大。
通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性好的显示装置。


图1A至1C是说明实施方式的半导体装置的图； 图2A至2C是说明实施方式的半导体装置的图； 图3A至3C是说明实施方式的半导体装置的制造方法的图； 图4A至4C是说明实施方式的半导体装置的制造方法的图； 图5A至5C是说明实施方式的半导体装置的制造方法的图； 图6是说明实施方式的半导体装置的制造方法的图； 图7是说明实施方式的半导体装置的制造方法的图； 图8是说明实施方式的半导体装置的制造方法的图； 图9是说明实施方式的半导体装置的制造方法的图； 图10A1、10A2、10B1及10B2是说明实施方式的半导体装置的图； 图11是说明实施方式的半导体装置的图； 图12是说明实施方式的半导体装置的图； 图13A至13C是说明实施方式的半导体装置的制造方法的图； 图14A至14C是说明实施方式的半导体装置的图； 图15A和15B是说明半导体装置的框图的图； 图16是说明信号线驱动电路的结构的图； 图17是说明信号线驱动电路的工作的时序图； 图18是说明信号线驱动电路的工作的时序图； 图19是说明移位寄存器的结构的图； 图20是说明实施方式的触发器的连接结构的图； 图21A1、21A2及2IB是说明实施方式的半导体装置的图； 图22是说明实施方式的半导体装置的图； 图23是说明实施方式的半导体装置的图； 图24是说明实施方式的半导体装置的像素等效电路的图； 图25A至25C是说明实施方式的半导体装置的图； 图26A和26B是说明实施方式的半导体装置的图； 图27A和27B是说明电子纸的使用方式的例子的图； 图28是表示电子书籍的一例的外观图； 图29A和29B是表示电视装置及数码相框的例子的外观图； 图30A和30B是表示游戏机的例子的外观图； 图31是表示移动电话机的一例的外观图； 图32A至32C是说明钛化合物的状态密度的图； 图33A和33B是说明钛化合物的状态密度的图； 图34A至34C是说明钛化合物的状态密度的图； 图35是说明钛化合物的状态密度的图。(附图标记说明)
100衬底；101栅极电极层；102栅绝缘层；103氧化物半导体层；104沟道保护层；
105a源电极层或漏电极层；105b源电极层或漏电极层；106簇；106a簇；106b簇；106c簇；
107保护绝缘层；108电容布线；110像素电极层；112导电层；112a导电层；113导电层；113a导电层；114导电层；114a导电层；115导电层；120连接电极；121端子；122端子；125接触孔；126接触孔；127接触孔；128透明导电膜；129透明导电膜；131抗蚀剂掩模；132抗蚀剂掩模；150端子；151端子；152栅绝缘层；153连接电极；154保护绝缘膜；155
透明导电膜；156电极；170薄膜晶体管；171薄膜晶体管；301a缓冲层；302缓冲层；400衬底；401a栅极电极层；401b栅极电极层；402栅绝缘层；403a氧化物半导体层；403b氧化物半导体层；404接触孔；405a布线；405b布线；405c布线；406簇；430a薄膜晶体管；430b薄膜晶体管；580衬底；581薄膜晶体管；583栅绝缘膜；584绝缘层；585绝缘层；587电极层；588电极层；589球形粒子；590a黑色区；590b白色区；594空洞；595填料；1000移动电话机；1001框体；1002显示部；1003操作按钮；1004外部连接端；1005扬声器；1006麦克；2600TFT衬底；2601对置衬底；2602密封材料；2603像素部；2604显示元件；2605着色层；2606偏振片；2607偏振片；2608布线电路部；2609柔性线路板；2610冷阴极管；2611反射板；2612电路衬底；2613扩散板；2631招贴；2632车厢广告；2700电子书籍；2701框体；2703框体；2705显示部；2707显示部；2711轴部；2721电源；2723操作键；2725扬声器；4001衬底；4002像素部；4003信号线驱动电路；4004扫描线驱动电路；4005密封材料；4006衬底；4008液晶层；4010薄膜晶体管；4011薄膜晶体管；4013液晶元件；4015连接端子电极；4016端子电极；4018FPC ;4019各向异性导电膜；4020绝缘层；4021绝缘层；4030像素电极层；4031对置电极层；4032绝缘层；4033绝缘层；4501衬底；4502像素部；4503a信号线驱动电路；4503b信号线驱动电路；4504a扫描线驱动电路；4504b扫描线驱动电路；4505密封材料；4506衬底；4507填料；4509薄膜晶体管；4510薄膜晶体管；4511发光元件；4512电场发光层；4513电极层；4515连接端子电极；4516端子电极；4517电极层；4518aFPC ;4519各向异性导电膜；4520分隔壁；5300衬底；5301像素部；5302扫描线驱动电路；5303信号线驱动电路；5400衬底；5401像素部；5402扫描线驱动电路；5403信号线驱动电路；5404扫描线驱动电路；5501布线；5502布线；5503布线；5504布线；；5505布线；5506布线；5543节点；5544节点；5571薄膜晶体管；5572薄膜晶体管；5573薄膜晶体管；5574薄膜晶体管；5575薄膜晶体管；5576薄膜晶体管；5577薄膜晶体管；5578薄膜晶体管；5601驱动器IC ;5602开关组；5603a薄膜晶体管；5603b薄膜晶体管；5603c薄膜晶体管；5611布线；5612布线；5613布线；5621布线；5701触发器；5703a时序；5703b时序；5703c时序；5711布线；5712布线；5713布线；5714布线；5715布线；5716布线；5717布线；5721信号；5803a时序；5803b时序；5803c时序；5821信号；6400像素；6401开关用薄膜晶体管；6402驱动用薄膜晶体管；6403电容元件；6404发光元件；6405信号线；6406扫描线；6407电源线；6408共同电极；7001TFT ;7002发光元件；7003阴极；7004发光层；7005阳极；7011驱动用TFT ;7012发光元件；7013阴极；7014发光层；7015阳极；7016屏蔽膜；7017导电膜；7021驱动用TFT ;7022发光元件；7023阴极；7024发光层；7025阳极；7027导电膜；9400通信装置；9401框体；9402操作按钮；9403外部输入端子；9404麦克；9405扬声器；9406发光部；9410显示装置；9411框体；9412显示部；9413操作按钮；9600电视装置；9601框体；9603显示部；9605支架；9607显示部；9609操作键；9610遥控操作机；9700数码相框；9701框体；9703显示部；9881框体；9882显示部；9883显示部；9884扬声器部；9885操作键；9886记录媒体插入部；9887连接端子；9888传感器；9889麦克风；9890LED灯；9891框体；9893连接部；9900投币机；9901框体；9903显示部
具体实施例方式
参照附图对实施方式进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解的一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围内的情况下可以被变化为各种各样的形式。因此，本发明不应当被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的发明的结构中，在不同附图中使用相同的附图标记表示相同部分或具有相同功能的部分，并且省略重复说明。
实施方式1 在本实施方式中，使用图1A至1C说明薄膜晶体管的结构。 图1A至1C示出本实施方式的底栅结构的薄膜晶体管。图1A是截面图，图1B是平面图。图1A是在图1B中沿线A1-A2的截面图。此外，图1C是图1A的氧化物半导体层103中的扩大图。 图1A至1C所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅绝缘层102，在栅绝缘层102上分散地设置有多个包含钛的簇106，在栅绝缘层102及所述多个包含钛的簇106上设置有氧化物半导体层103，在氧化物半导体层103上设置有源电极层或漏电极层105a、105b。注意，氧化物半导体层103的至少一部分以接触栅绝缘层102上表面的方式设置。 栅电极层101使用铝、铜、钼、钛、铬、钽、鸨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物，以单层或叠层形成。所述栅电极层101优选由铝和铜等低电阻导电材料形成，然而，所述低电阻导电材料有耐热性较低或容易腐蚀等问题，所以优选与耐热性导电材料组合来使用。作为耐热性导电材料使用钼、钛、铬、钽、钨、钕、钪等。 例如，作为栅电极层101的层叠结构，优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、或层叠氮化钛层和钼层的两层结构。作为三层结构，优选采用层叠钨层或氮化钨层、使用铝和硅的合金或铝和钛的合金的层、氮化钛或钛层的结构。 作为形成氧化物半导体层103的氧化物半导体，优选使用表示为InM03(Zn0)m(m>0)的结构的氧化物半导体，特别优选使用In-Ga-Zn-O类氧化物半导体。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，除了采用Ga，有时还采用包含诸如Ga和Ni或Ga和Fe等Ga以外的上述金属元素。此外，在上述氧化物半导体中，还有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、 Ni其他过渡金属元素或该过渡金属的氧化物的氧化物半导体。在本说明书中，在表示为InM03(Zn0)m(m > 0)的结构式的氧化物半导体中，将具有作为M至少包含Ga的结构式的氧化物半导体称为In-Ga-Zn-0类氧化物半导体，也将该In-Ga-Zn-0类氧化物的薄膜称为In-Ga-Zn-0类非单晶膜。 通过XRD(X线分析)分析，在In-Ga-Zn-O类非单晶膜的结晶结构中观察到了非晶结构。另外，In-Ga-Zn-O类非单晶膜在使用溅射法进行成膜之后以20(TC至500°C，典型地 以30(TC至40(TC进行10分钟至100分钟的热处理。 然而，形成氧化物半导体层103的氧化物半导体层不局限于具有表示为 InM03(ZnO)m(m>0)的结构的氧化物半导体层。例如，也可以使用由氧化铟(InOx)、氧化锌 (ZnO》、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟锡(ITO)、包含氧化硅的氧化铟锡(ITSO)、添 加有镓的氧化锌(GZO)等构成的氧化物半导体层。 氧化物半导体层103的厚度为大于等于10nm且小于等于150nm，优选为大于等于 20nm且小于等于60nm。另外，氧化物半导体层103在源电极层或漏电极层105a、105b之间 具有厚度比与源电极层或漏电极层105a、105b重叠的区域薄的区域。 氧化物半导体层103的载流子浓度范围优选低于1X10"/cm3(更优选为大于等于 1X10"/cm3)。氧化物半导体层103的载流子浓度范围超过上述范围时，有薄膜晶体管成为 常开启状态(normally-on)的忧虑。 也可以使氧化物半导体层103包含绝缘性的杂质。作为该杂质，采用以氧化硅、氧 化锗等为代表的绝缘性氧化物；以氮化硅等为代表的绝缘性氮化物；或者氧氮化硅等的绝 缘性氧氮化物。 以不损害氧化物半导体的导电性的浓度添加这些绝缘性氧化物或绝缘性氮化物。 通过使氧化物半导体层103包含绝缘性的杂质，可以抑制该氧化物半导体层103
的晶化。通过抑制氧化物半导体层103的晶化，可以使薄膜晶体管的特性稳定。 另外，通过使In-Ga-Zn-0类氧化物半导体包含氧化硅等的杂质，即使进行300°C
至600。C的热处理，也可以防止该氧化物半导体的晶化或微晶粒的生成。 在将In-Ga-Zn-0类氧化物半导体用作沟道形成区的薄膜晶体管的制造过程中，
通过进行热处理可以提高S值(亚阈值摆值subthreshold swing value)、场效应迁移率，
但是，即使在这种情况下也可以防止薄膜晶体管成为常开启状态。另外，即使在对该薄膜晶
体管施加热应力、偏置应力的情况下，也可以防止阈值电压的变动。 作为用于氧化物半导体层103的氧化物半导体，除了上述材料之外，还可以采用 In-Sn-Zn-0类、Sn-Ga-Zn-0类、In-Zn-0类、Sn-Zn-0类、Ga-Zn-0类、In-0类、Sn-0类、Zn-0 类的氧化物半导体。就是说，通过使这些氧化物半导体包含绝缘性的杂质，可以抑制该氧化 物半导体层103的晶化，并且使薄膜晶体管的特性稳定。 包含钛的簇106是包含钛且其电导率高于氧化物半导体层103的电导率的簇。例 如，作为该簇的例子可以举出金属钛、氮化钛、氧化钛。另外，也可以对包含钛的氧化物添加 铌(Nb)、钽(Ta)等的杂质，而提高电导率。注意，包含钛的簇106也可以为晶化状态。
通过状态密度的计算可知作为电导率比氧化物半导体层103高的簇而使用的钛 化合物的电子状态。状态密度的计算根据基于密度泛函理论的第一原理计算进行，而计算 出的钛化合物的结构分别为TiO(NaCl型)、Ti203 (Al203型)、Ti02(锐钛矿(Anatase)、金 红石(Rutile)、板钛矿(Brookite))、Ti、氮化钛(陨氯钛矿(Osbornite)) 、 TiO。.5N。.5(NaCl 型)，将该结构最优化并计算电子状态。作为计算程序使用CASTEP，而作为泛函使用 GGA-PBE。 计算钛的状态密度的结果是，如图32A所示那样可知是费密能级在传导带的内部 的金属。同样，根据图32B和32C所示的状态密度图也可知氮化钛及氧氮化钛(TiO。.5N。.5)
10以与金属同样的导电机理而呈现导电性。 另外，在示出计算一氧化钛(Ti0)及Ti^3的状态密度的结果的图33A和33B中，也可以确认费密能级在传导带的内部，而可知是以与金属同样的导电机理而呈现导电性。
另一方面，在图34A至34C所示的二氧化钛(Ti02)的状态密度图中，由于费密能级在价电子带的上端，并且可以确认有较大的带隙，所以二氧化钛(Ti02)可以被认为是半导体。因此可以认为，虽然氧化钛TiO,(xX))在氧的成分较高的情况下为半导体，但是随着氧的成分的下降，氧化钛TiO,(xX))以与金属同样的导电机理而呈现导电性。另外，对锐钛矿型的二氧化钛(Ti02)添加Nb作为杂质时，可知状态密度如图35所示那样，费密能级转移到传导带，并且产生载流子而传导率提高。如上所述，大多数包含钛的化合物具有导电性，可以将其用作本实施方式的包含钛的簇。 另外，包含钛的簇106的高度R大于0nm且小于等于10nm，优选为大于等于3nm且小于等于5nm。在此，如图IC所示，高度R是指以栅绝缘层102的平面和包含钛的簇106接触的面为基准的包含钛的簇106的高度。另外，包含钛的簇106的形状不局限于图1C的包含钛的簇106a那样的半球状。包含钛的簇106既可以如包含钛的簇106b那样使半球成为向横方向扁平的形状，又可以如包含钛的簇106c那样使半球成为向纵方向扁平的形状。
在氧化物半导体层103的沟道形成区中，分散地设置有包含钛的多个簇106。因此，当薄膜晶体管导通时，使漏极电流经过包含钛的簇106而流过，从而可以提高场效应迁移率。另外，当薄膜晶体管截止时，利用氧化物半导体层103防止载流子的感应，而可以抑制截止电流的增大。 另外，包含钛的簇106对氧的亲和性高，所以包含钛的簇106从围绕周围的氧化物半导体层103吸引氧。其结果是，包含钛的簇106和氧化物半导体层103的界面的电性接合良好。 源电极层或漏电极层105a采用由第一导电层112a、112b、第二导电层113a、113b、第三导电层114a、114b构成的三层结构。作为第一导电层(112a、112b)、第二导电层(113a、113b)、及第三导电层(114a、114b)的材料，可以使用铝、铜、钼、钛、铬、钽、鸨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。尤其是，为了抑制布线电阻，优选由铝和铜等低电阻导电材料形成第一导电层(112a、 112b)、第二导电层(113a、113b)、及第三导电层(114a、114b)，然而，因为低电阻导电材料有耐热性低或容易腐蚀的问题，所以优选与耐热性导电材料组合来使用。作为耐热性导电材料使用钼、钛、铬、钽、钨、钕、钪等。 例如，作为第一导电层112a、112b及第三导电层114a、114b优选使用作为耐热性导电材料的钛，而作为第二导电层113a、113b优选使用低电阻的包含钕的铝合金。通过采用这种结构，可以形成抑制了电阻并抑制了小丘的发生的导电层。注意，在本实施方式中，源电极层或漏电极层105a、105b采用由第一导电层112a、112b、第二导电层113a、113b、第三导电层114a、114b构成的三层结构，但是不局限于此，源电极层或漏电极层105a、105b既可以采用单层结构或两层结构，又可以采用大于等于四层的结构。 另外，不局限于图1A至1C所示的反交错型结构的薄膜晶体管，也可以采用如图2A至2C所示那样的在氧化物半导体层103上设置有沟道保护层104的反交错型结构的薄膜晶体管。作为沟道保护层104，可以使用通过等离子体CVD法或热CVD法等的气相沉积法或溅射法形成的无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅等)的膜。通过采用在氧化物半导体层103上设置沟道保护层104的结构，可以防止在制造步骤中对氧化物半导体层103的沟道形成区的损伤(形成氧化物半导体层103时的蚀刻的等离子体、由于蚀刻剂导致的膜的减薄和氧化等)。因此，可以提高薄膜晶体管的可靠性。注意，图2A至2C所示的薄膜晶体管除了形成在氧化物半导体层103上的沟道保护层104之外，采用与图1A至1C所示的薄膜晶体管相同的结构，并且附图中的附图标记也使用与图1A至1C所示的薄膜晶体管相同的附图标记。 通过采用上述结构，在成为有源层的氧化物半导体层和栅绝缘层之间形成包含钛且其电导率高于该氧化物半导体层的电导率的簇，而当薄膜晶体管导通时可以提高场效应迁移率。另外，可以与提高薄膜晶体管的场效应迁移率的同时，抑制截止电流的增大。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。 实施方式2 在本实施方式中，使用图3A至图11说明包括实施方式1所示的薄膜晶体管的显
示装置的制造工序。图3A至图5C是截面图，图6至图11是平面图，并且图6至图9中的
线A1-A2及线B1-B2对应于图3A至图5C的截面图中的线A1_A2、 B1_B2。 首先准备衬底IOO。衬底100除了可以使用通过熔融法或浮法(float method)
制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、或铝硅酸盐玻璃等、及陶瓷衬
底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，
还可以使用在不锈钢合金等金属衬底的表面上设置有绝缘膜的衬底。衬底100的尺寸
可以采用320mm X 400mm、 370mm X470mm、 550mm X650mm、 600mm X720mm、 680mm X880mm、
730mmX920mm、1000mmX 1200mm、 1100mmX 1250mm、 1150mmX 1300mml500mmX l謂mm、
1900mmX 2200mm、2160mmX 2460mm、2400mmX 2800mm、或2850mmX 3050mm等。 另外，还可以在衬底100上形成绝缘膜作为基底膜。作为基底膜，可以是利用CVD
法或溅射法等形成的氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层。在作
为衬底100使用如玻璃衬底等的含有可动离子的衬底的情况下，通过使用氮化硅膜、氮氧
化硅膜等的含有氮的膜作为基底膜，可以防止可动离子进入到氧化物半导体层。 接着，通过溅射法或真空蒸镀法在衬底100的整个面上形成用来形成包括栅电极
层101的栅极布线、电容布线108以及第一端子121的导电膜。接着，进行第一光刻工序，
形成抗蚀剂掩模，利用蚀刻去除不需要的部分来形成布线及电极(包括栅电极层101的栅
极布线、电容布线108以及第一端子121)。此时，为了防止台阶断线，优选以至少将栅电极
层101的端部形成为锥形形状的方式进行蚀刻。图3A示出这个阶段的截面图。另外，这个
阶段的平面图相当于图6。 包括栅电极层101的栅极布线、电容布线108、端子部的第一端子121可以使用实施方式1所示的导电材料的单层或叠层形成。 接着，在栅电极层101的整个表面上形成栅绝缘层102。通过CVD法或溅射法等，以50nm至250nm的厚度形成栅绝缘层102。 例如，通过CVD法或溅射法并使用氧化硅膜来形成100nm厚的栅绝缘层102。当然，栅绝缘层102不局限于这种氧化硅膜，也可以使用氧氮化硅膜、氮氧化硅膜、氮化硅膜、
12氧化铝膜、氧化钽膜等其他绝缘膜来形成由这些材料构成的单层或叠层结构。 此外，作为栅绝缘层102，也可以采用使用有机硅烷气体的CVD法形成氧化硅层。
作为有机硅烷气体，可以使用含硅化合物诸如正硅酸乙酯(TE0S :化学式si(oc;ig》、四甲 基硅烷(TMS :化学式Si (CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六
甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(0C2綱、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。 此外，作为栅绝缘层102，也可以使用铝、钇或铪的氧化物、氮化物、氧氮化物、氮氧 化物中的一种或者包含至少其中两种或更多种化合物的化合物。 注意，在本说明书中，氧氮化物是指作为其组成氧原子的数量多于氮原子的数量 的物质，而氮氧化物是指作为成分的氮原子的数量多于氧原子的数量的物质。例如，氧氮 化硅膜是指如下膜作为其成分，氧原子的数量比氮原子的数量多且当使用卢瑟福背散射 光谱学法(RBS : Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS: Hydrogen Forward Scattering)测量时，作为浓度范围，包含50原子％至70原子％的氧、 0. 5原子％至15原子％的氮、25原子％至35原子％的硅、0. 1原子％至10原子％的氢。此 外，氮氧化硅膜是指如下膜作为其成分，氮原子的数量比氧原子的数量多且当使用RBS和 HFS测量时，作为浓度范围，其包括5原子％至30原子％的氧、20原子％至55原子％的氮、 25原子％至35原子％的硅、以及10原子％至30原子％的氢。但是，当将构成氧氮化硅或 氮氧化硅的原子总量设定为100原子％时，氮、氧、硅及氢的含量比率在上述范围内。
接着，进行第二光刻工序形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分且形 成到达与栅电极层101相同材料的布线或电极层的接触孔。设置该接触孔是为与后续形成 的导电膜直接连接。例如，当在驱动电路部中，在形成与栅电极层、源电极层或漏电极层直 接接触的薄膜晶体管、与端子部的栅极布线电连接的端子时形成接触孔。
注意，在形成用来形成氧化物半导体层103的氧化物半导体膜及包含钛的簇106 之前，优选进行在设置有衬底100的处理室内引入氩气体来产生等离子体的反溅射，去除 附着于栅绝缘层表面的尘屑。另外，通过进行反溅射，可以提高栅绝缘层102表面的平坦 性。反溅射是指一种方法，其中不对靶材一侧施加电压，而在氩气氛下使用RF电源对衬底 一侧施加电压并在衬底上产生等离子体来对表面进行改性。另外，也可以使用氮、氦等代替 氩气氛。另外，也可以在对氩气氛中加入氧、^0等的气氛下进行。另外，也可以对氩气氛中 加入C1^CF4等的气氛下进行。在反溅射处理之后，通过不暴露于大气地形成氧化物半导体 膜，可以防止在栅绝缘层102、氧化物半导体层103及包含钛的簇106的界面上附着尘屑或 水分。 接着，在栅绝缘层102上分散地形成多个包含钛的簇106。另外，也可以除了钛之 外，还添加铌(Nb)或钽(Ta)，而提高电导率。另外，也可以包含铟(In)、锌(Zn)、锡(Sn)、 钼(Mo)或钨(W)。但是，要使包含钛的簇106的电导率高于氧化物半导体层103的电导 率。并且，包含钛的簇106也可以为晶化状态。这些包含钛的簇可以通过溅射法、蒸镀法、 溶胶-凝胶法等形成。将包含钛的簇106的高度R设定为大于Onm且小于等于10nm，优选 为大于等于3nm且小于等于5nm。在这里，与实施方式1同样，高度R是指以栅绝缘层102 的平面和包含钛的簇106接触的面为基准的包含钛的簇106的高度。 接着，以不暴露于大气中的方式在氩等稀有气体和氧气体的气氛下通过溅射法形
13成用于形成氧化物半导体层103的氧化物半导体膜。作为氧化物半导体膜可以使用实施 方式1所示的氧化物半导体，优选使用In-Ga-Zn-O类氧化物半导体。作为具体条件的例 子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(ln203 : Ga203 : ZnO = 1:1: 1)，衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为O. 5kW，成膜气 体的流量比为Ar : 02 = 50 : 5(sccm)，将成膜温度设定为室温来进行溅射成膜。另外，可以 在包括ln203的直径为8英寸的圆盘上布置颗粒状的Ga203和ZnO作为靶材。此外，若使用脉 冲直流(DC)电源，则可以减少尘屑，膜厚度分布也变得均匀，所以这是优选的。In-Ga-Zn-0 类非单晶膜的厚度为大于等于10nm且小于等于150nm，优选为大于等于20nm且小于等于 60nm。 在通过溅射法形成In-Ga-Zn-0类非单晶膜的情况下，也可以使包含In、 Ga及Zn 的氧化物半导体靶材包括绝缘性的杂质。该杂质是以氧化硅、氧化锗等为代表的绝缘性氧 化物、以氮化硅为代表的绝缘性氮化物、或氧氮化硅等的绝缘性氧氮化物等。例如，优选使 氧化物半导体耙材包含大于等于O. 1重量％且小于等于10重量％的5102，优选包含大于等 于1重量％且小于等于6重量％的5102。 通过使氧化物半导体包含绝缘性的杂质，可以容易使形成的氧化物半导体膜非晶 化。另外，在对氧化物半导体膜进行热处理的情况下，可以抑制氧化物半导体膜的晶化。
除了 In-Ga-Zn-0类氧化物半导体之外，还可以通过使In-Sn-Zn-O类、Sn-Ga-Zn-0 类、In-Zn-0类、Sn-Zn-0类、Ga-Zn-0类、In_0类、Sn_0类、Zn_0类的氧化物半导体包含绝 缘性的杂质，来获得同样的效果。 例如，在通过溅射法形成添加有氧化硅的In-Sn-Zn-0类氧化物半导体的情况下， 作为靶材使用以预定的比率烧结In203、Sn02、ZnO、Si02的靶材。另外，在采用添加有氧化硅 的In-Zn-0类氧化物半导体的情况下，作为靶材使用以预定的比率烧结ln203、 ZnO、 Si02的 靶材。另外，在通过溅射法形成添加有氧化硅的Sn-Zn-O类氧化物半导体膜的情况下，使用 如下耙材，即以预定的比率混合Sn(^和ZnO，以相对于SnOjP ZnO的总计为大于等于lwt% 且小于等于10wtX，优选为大于等于2wt^且小于等于8wtX的比率添加Si(^，并且烧结后 的靶材。 形成In-Ga-Zn-0类非单晶膜，既可以使用与之前进行了反溅射的处理室同一个 处理室，又可以使用与之前进行了反溅射的处理室不同的处理室。 在溅射法中，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，还有以脉冲 方法施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于 金属膜的形成。 此外，还有可以设置多个材料不同的耙材的多元溅射装置。多元溅射装置既可以 在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中同时对多种材料进行放电 而进行成膜。 此外，有利用在处理室内具备磁石机构的磁控管溅射法的溅射装置；和不使用辉
光放电而利用使用微波来产生的等离子体的ECR溅射法的溅射装置。 此外，作为使用溅射法的成膜方法，还有在成膜时使靶材物质和溅射气体成分发 生化学反应而形成它们的化合物薄膜的反应溅射法，以及在成膜时对衬底也施加电压的偏 压溅射法。
接着，进行第三光刻工序，形成抗蚀剂掩模，并对In-Ga-Zn-0类非单晶膜进行蚀 刻。可以将柠檬酸或草酸等的有机酸用作蚀刻剂进行In-Ga-Zn-O类非单晶膜的蚀刻。在此 通过使用IT007N(日本关东化学公司制造)的湿法蚀刻去除不需要的部分来使In-Ga-Zn-O 类非单晶膜成为岛状，并且形成作为In-Ga-Zn-O类非单晶膜的氧化物半导体层103。与此 同时，对形成在不重叠于氧化物半导体层103的位置的包含钛的簇106也进行蚀刻。通过 将氧化物半导体层103的端部蚀刻为锥形，可以防止因台阶形状导致的布线的断开。但是， 在与In-Ga-Zn-O类非单晶膜同时的蚀刻中不能完全去除包含钛的簇106的情况下，再次进 行蚀刻而去除残留的包含钛的簇106。 此外，此时的蚀刻不局限于湿法蚀刻，而也可以利用干法蚀刻。作为用于干法 蚀刻的蚀刻装置，可以使用如下装置利用反应性离子蚀刻法(Reactive Ion Etching; RIE法)的蚀刻装置；利用ECR (Electron Cyclotron Resonance ;电子回旋共振)或 ICP(InductivelyCoupled Plasma ;感应耦合等离子体)等的高密度等离子体源的干法蚀 刻装置。另外，作为与ICP蚀刻装置相比容易在较大面积上获得均匀放电的干法蚀刻装置， 有ECCP (Enhanced C即acitively CoupledPlasma :增强电容耦合等离子体)模式的蚀刻装 置，在该ECCP模式的蚀刻装置中，上部电极接地，下部电极连接到13. 56MHz的高频电源，并 且下部电极还连接到3. 2MHz的低频电源。通过采用该ECCP模式的蚀刻装置，例如，即使在 作为衬底使用其尺寸超过第10代、即3m的衬底的情况下也可以进行处理。图3B示出这个 阶段的截面图。注意，图7相当于这个阶段的平面图。 接着，利用溅射法或真空蒸镀法在氧化物半导体层103及栅绝缘层102上形成由 金属材料构成的第一导电层112、第二导电层113及第三导电层114。图3C示出这个阶段 的截面图。 作为第一导电层112、第二导电层113、第三导电层114的材料，可以使用实施方式 1所示的导电材料且以单层或叠层形成。在本实施方式中，作为第一导电层112及第三导电 层114使用作为耐热性导电材料的钛，并且作为第二导电层113使用包含钕的铝合金。通 过采用这种结构，可以形成抑制了电阻并抑制了小丘的发生的导电层。
接着，进行第四光刻工序，形成抗蚀剂掩模131，通过蚀刻去除不需要的部分来形 成源电极层或漏电极层105a、105b、氧化物半导体层103及连接电极120。作为此时的蚀刻 方法使用湿法蚀刻或干法蚀刻。例如，在作为第一导电层112及第三导电层114使用钛，并 且作为第二导电层113使用包含钕的铝合金的情况下，可以将过氧化氢溶液、加热盐酸或 包含氟化氨的硝酸水溶液用作蚀刻剂来进行湿法蚀刻。例如，可以通过使用KSMF-240(日 本关东化学公司制造)，一次性地对第一导电层112、第二导电层113及第三导电层114进 行蚀刻。在该蚀刻工序中，氧化物半导体层103的露出区域的一部分也被蚀刻，而在源电极 层或漏电极层105a、105b之间形成其厚度薄于与源电极层或漏电极层105a、105b重叠的区 域的厚度的区域。因此，包括氧化物半导体层103及包含钛的簇106的沟道形成区重叠于 氧化物半导体层103的厚度薄的区域。 在图4A中，因为可以使用过氧化氢溶液、加热盐酸或包含氟化氨的硝酸水溶液用 作蚀刻剂一次性地对第一导电层112、第二导电层113、第三导电层114及氧化物半导体层 103进行蚀刻，所以源电极层或漏电极层105a、105b及氧化物半导体层103的端部一致，能 够成为连续结构。另外，因为使用湿法蚀刻，各向同性地进行蚀刻，所以源 极层或漏电极层105a、105b的端部比抗蚀剂掩模131更縮退。通过上述工序可以制造将氧化物半导体层 103及包含钛的簇106用作沟道形成区的薄膜晶体管170。图4A示出这个阶段的截面图。 另外，图8相当于这个阶段的平面图。 另外，在该第四光刻工序中，在端子部中残留与源电极层或漏电极层105a、105b 相同材料的第二端子122。注意，第二端子122电连接到源极布线(包括源电极层或漏电极 层105a、105的源极布线)。 另外，在端子部中，连接电极120通过形成在栅绝缘层中的接触孔直接连接到端 子部的第一端子121。注意，虽然在此未图示，但是经过与上述的工序相同的工序，驱动电路 的薄膜晶体管的源极布线或漏极布线直接连接到栅电极。 在上述工序中，在将氧化物半导体层103和包含钛的簇106形成为岛状的第三光 刻工序、和在形成源电极层或漏电极层105a、105b的第四光刻工序中使用两个掩模。但是， 在使用由多灰度(高灰度)掩模形成的具有多种(代表为两种)厚度的区域的抗蚀剂掩模 的情况下，可以縮减抗蚀剂掩模数量，所以可以实现工序简化和低成本化。使用图5A至5C 说明使用利用多灰度掩模的光刻工序来制造薄膜晶体管171的方法。 首先，与上述工序同样，在栅绝缘层102上分散地形成多个包含钛的簇之后，不暴 露于大气地形成氧化物半导体膜。 接着，不是将氧化物半导体膜和包含钛的簇形成为岛状，而是通过溅射法或真空 蒸镀法在所述氧化物半导体膜的整个表面上形成由金属材料构成的第一导电层112、第二 导电层113、第三导电层114。注意，第一导电层112、第二导电层113、第三导电层114与上 述工序同样地形成。图5A示出这个阶段的截面图。 接着，通过使用透过的光具有多个强度的多灰度(高灰度)掩模的曝光，如图5B 所示在第三导电层114上形成具有多种不同厚度的区域的抗蚀剂掩模132。抗蚀剂掩模132 在与栅电极层101的一部分重叠的区域中具有厚度薄的区域。接着，使用抗蚀剂掩模132， 对第一导电层112、第二导电层113、第三导电层114进行蚀刻来将其加工成岛状，形成导电 层115。图5B相当于这个阶段的截面图。 然后，对抗蚀剂掩模132进行灰化，形成抗蚀剂掩模131。如图5C所示，抗蚀剂掩 模131由于灰化而面积縮小，并且其厚度减薄，而厚度薄的区域的抗蚀剂被去除。
最后，使用抗蚀剂掩模131，对导电层115进行蚀刻，而形成源电极层或漏电极层 105a、105b。在该蚀刻工序中，氧化物半导体层103的露出区域的一部分也被蚀刻，而在源 电极层或漏电极层105a、105b之间形成厚度比与源电极层或漏电极层105a、105b重叠的区 域的厚度薄的区域。另外，由于抗蚀剂掩模131縮小，源电极层或漏电极层105a、105b的端 部也被蚀刻。图5C相当于这个阶段的截面图。 在去除抗蚀剂掩模131之后，优选以20(TC至60(TC，典型的是以25(TC至50(TC进 行热处理。在此将其放置在炉中，在氮气氛下以35(TC进行一个小时的热处理。通过该热处 理，进行In-Ga-Zn-O类非单晶膜的原子级的重新排列。由于通过该热处理而释放阻碍载流 子迁移的应变(Strain)(能量)，所以在此的热处理(还包括光退火)是重要的。另外，进 行热处理的时序只要在形成In-Ga-Zn-O类非单晶膜之后，就没有特别的限制，例如也可以 在形成像素电极之后进行。另外，通过上述热处理也可以使包含钛的簇106晶化，从而能够 提高包含钛的簇106的电导率。
再者，也可以对露出的氧化物半导体层103的沟道形成区域进行氧自由基处理。 通过进行氧基团处理，可以使薄膜晶体管成为常截止状态(normally-off)。另外，通过进行 基团处理，可以恢复由于氧化物半导体层103的蚀刻导致的损伤。基团处理优选在02、^0、 且更优选为包含氧的N2、He、Ar气氛下进行。另外，还可以在对上述气氛添加C12、CF4的气 氛下进行所述基团处理。注意，基团处理优选不加偏置(bias)地进行。
接着，形成覆盖薄膜晶体管170的保护绝缘层107。作为保护绝缘层107，可以使 用利用溅射法等而得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。
接着，进行第五光刻工序，形成抗蚀剂掩模，并通过对保护绝缘层107的蚀刻来形 成到达漏电极层105b的接触孔125。此外，通过在此的蚀刻，形成到达第二端子122的接触 孔127、到达连接电极120的接触孔126。图4B表示在去除抗蚀剂掩模之后的截面图。
接着，形成透明导电膜。作为透明导电膜的材料，利用溅射法及真空蒸镀法等形成 氧化铟(1化0》、氧化铟氧化锡合金a化0fSn02、縮写为IT0)等。使用盐酸类的溶液对这些 材料进行蚀刻处理。然而，由于对IT0的蚀刻容易产生残渣，因此也可以使用氧化铟氧化锌 合金(In203-Zn0)，以便改善蚀刻加工性。 接着，进行第六光刻工序，形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形 成像素电极层110。 此外，在该第六光刻工序中，以电容部中的栅绝缘层102及保护绝缘层107为电介
质并使用电容布线108和像素电极层110形成存储电容(storage c即acitor)。 另外，在该第六光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子并使形成
在端子部的透明导电膜128、129残留。透明导电膜128、129成为用来与FPC连接的电极或
布线。形成在与第一端子121直接连接的连接电极120上的透明导电膜128是用作栅极布
线的输入端子的用于连接的端子电极。形成在第二端子122上的透明导电膜129是用作源
极布线的输入端子的用于连接的端子电极。 接着，去除抗蚀剂掩模。图4C示出这个阶段的截面图。另外，图9相当于这个阶 段的平面图。 此外，图10A1和图10A2分别示出这个阶段的栅极布线端子部的截面图及平面图。 图10A1相当于沿着图10A2中的线Cl-C2的截面图。在图10A1中，形成在保护绝缘膜154 上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图10A1中，在端子 部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成 的连接电极153隔着栅绝缘层152重叠，并互相直接接触以实现导通。另外，连接电极153 与透明导电膜155通过设置在保护绝缘膜154中的接触孔直接接触以实现导通。
另外，图10B1及图10B2分别示出源极布线端子部的截面图及平面图。此外，图 10B1相当于沿着图10B2中的线D1-D2的截面图。在图10B1中，形成在保护绝缘膜154上 的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图10B1中，在端子部 中，使用与栅极布线相同的材料形成的电极156隔着栅绝缘层102重叠于与源极布线电连 接的第二端子150的下方。电极156不与第二端子150电连接，通过将电极156设定为与 第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成用于应对杂波的电容或用于 应对静电的电容。此外，第二端子150隔着保护绝缘膜154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、源极布线及电容布线。此外，在端子部中，多个
17地并排地配置与栅极布线相同电位的第一端子、与源极布线相同电位的第二端子、与电容 布线相同电位的第三端子等。各端子的数量可以是任意的，实施者适当地决定各端子的数 量，即可。 像这样，通过六次的光刻工序，使用六个光掩模可以完成包括底栅型的n沟道型 薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部、存储电容。而且，通过对应于每一个像 素将该像素薄膜晶体管部、存储电容配置为矩阵状来构成像素部，可以将其用作用来制造 有源矩阵型显示装置的一个衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬 底。 当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬
底之间设置液晶层，并固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置
在对置衬底上的对置电极电连接的共同电极，并且在端子部中设置与共同电极电连接的第
四端子。该第四端子是用来将共同电极设定为固定电位，例如GND、OV等的端子。 此外，本实施方式不局限于图9的像素结构。图11示出与图9不同的平面图的例
子。图ll示出一例，其中不设置电容布线，而隔着保护绝缘膜及栅绝缘层将像素电极与相
邻像素的栅极布线重叠来形成存储电容。在此情况下，可以省略电容布线及与电容布线连
接的第三端子。另外，在图11中，使用相同的附图标记说明与图9相同的部分。 在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形
成显示图案。详细地说，通过在被选择的像素电极和与该像素电极相对应的对置电极之间
施加电压，对配置在像素电极和对置电极之间的液晶层进行光学调制，该光学调制被观察
者识别为显示的图案。 当液晶显示装置进行动态显示时，由于液晶分子本身的响应慢，所以有产生余象 或动态图像模糊的问题。有一种被称为黑插入的驱动技术，在该驱动技术中为了改善液晶 显示装置的动态图像特性，每隔一帧进行整个画面的黑显示。 此外，还有被称为倍速驱动的驱动技术，其中通过将垂直同步频率设定为通常的 1. 5倍以上，优选设定为通常的2倍以上以改善响应速度，并且针对各帧内的被分割的多个 域中的每一个选择要写入的灰度。 另外，还有如下驱动技术为了改善液晶显示装置的动态图像特性，使用多个 LED(发光二极管)光源或多个EL光源等构成面光源作为背光灯，并使构成面光源的各光源 独立地在一个帧期间内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色 发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序 使LED的发光时序同步。因为在这种驱动技术中可以部分地关断LED，所以尤其是在进行 一个画面中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量的减少的效 果。 通过组合这些驱动技术，可以比现有的液晶显示装置进一步改善液晶显示装置的 动态图像特性等的显示特性。 由于根据本实施方式而得到的n沟道型晶体管将In-Ga-Zn-0类非单晶膜用于沟 道形成区并具有良好的动态特性，因此可以组合这些驱动技术。 此外，在制造发光显示装置的情况下，因为将有机发光元件的一方的电极(也称 为阴极)设定为低电源电位，例如GND、OV等，所以在端子部中设置用来将阴极设定为低电源电位，例如GND、OV等的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及 栅极布线之外还设置电源供给线。由此，在端子部中设置与电源供给线电连接的第五端子。
如上所述，在使用氧化物半导体层的薄膜晶体管中，在成为有源层的氧化物半导 体层和栅绝缘层之间形成包含钛且其电导率高于该氧化物半导体层的电导率的簇，而可以 在薄膜晶体管导通时提高场效应迁移率。另外，可以在提高薄膜晶体管的场效应迁移率的 同时，抑制截止电流的增大。 通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且 可靠性好的显示装置。 注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使 用。 实施方式3 在本实施方式中，参照图12说明与实施方式1所示的薄膜晶体管不同形状的薄膜 晶体管。 图12示出本实施方式的底栅结构的薄膜晶体管。在图12所示的薄膜晶体管中， 在衬底IOO上设置有栅电极层IOI，在栅电极层101上设置有栅绝缘层102，在栅绝缘层102 上分散地设置有多个包含钛的簇106，在栅绝缘层102及多个包含钛的簇106上设置有氧化 物半导体层103，在氧化物半导体层103上设置有缓冲层301a、301b，在缓冲层301a、301b 上设置有源电极层或漏电极层105a、105b。另外，源电极层或漏电极层105a、105b具有由第 一导电层112a、112b、第二导电层113a、113b、第三导电层114a、114b构成的三层结构。也 就是说，图12所示的薄膜晶体管是在实施方式1中的图1A和1B示出的薄膜晶体管的氧化 物半导体层103和源电极层或漏电极层105a、105b之间设置有缓冲层301a、301b的薄膜晶 体管。 用作源区或漏区的缓冲层301a、301b具有n型导电类型，并将其电导率设定得高 于氧化物半导体层103的电导率。 作为可以用作缓冲层301a、301b的n型导电类型且电导率高于氧化物半导体层
103的电导率的材料，例如可以举出如在与氧化物半导体层103不同的条件下形成的包含
In、 Ga及Zn的In-Ga-Zn-0类非单晶膜、包含In、 Ga、 Zn、氧及氮的膜。 通过溅射法可以形成用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜。但是，
用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的成膜条件与用于氧化物半导体层的
In-Ga-Zn-O类非单晶膜的成膜条件不同。例如，使用于缓冲层301a、301b的In-Ga-Zn-0
类非单晶膜的成膜条件下的氧气体流量的比率低于用于氧化物半导体层的In-Ga-Zn-O类
非单晶膜的成膜条件下的氧气体流量的比率。另外，也可以将用于缓冲层301a、301b的
In-Ga-Zn-O类非单晶膜的成膜条件设定为在成膜气体中不包含氧气体的氩等的稀有气体
的气氛下。 作为溅射法的具体条件的例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物 半导体靶材(ln203 : Ga203 : ZnO = 1 : 1 : l)，设衬底和靶材之间的距离为170mm，压力 为0.4Pa，直流(DC)电源为O. 5kW，成膜气体的流量比为Ar : 02 = 50 : l(sccm)，成膜温 度为室温来进行溅射成膜。 另外，使用于缓冲层301a、301b的In-Ga-Zn-0类非单晶膜至少包含非晶硅成分，
19有时在非晶结构中包含晶粒(纳米晶体)。晶粒(纳米晶体)的直径为lnm至10nm，代表 的为2nm至4nm左右。 用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的膜厚度为5nm至20nm。当然， 在膜中包含晶粒的情况下，所述晶粒的尺寸不超过膜厚度。在本实施方式中，用于缓冲层 301a、301b的In-Ga-Zn-O类非单晶膜的膜厚度为5nm。 另外，也可以使缓冲层301a、301b包含赋予n型的杂质元素。作为杂质元素，例如 可以使用如镁、铝、钛、铁、锡、钙、锗、钪、钇、锆、铪、硼、铊、铅等。当使缓冲层包含镁、铝、钛 等时，具有对氧的阻挡效果等，并且通过成膜之后的加热处理等可以将氧化物半导体层的 氧浓度保持于最合适的范围内。 另外，缓冲层的载流子浓度范围优选为大于等于lXl(^/cm3(小于等于1 X 1022/ cm3)。 另外，用于缓冲层301a、301b的包含In、 Ga、 Zn、氧及氮的氧氮化物中的相对于氧 (0)的氮(N)的比率(N/0)在5原子％以上且80原子％以下的范围内，优选在10原子％以 上且50原子％以下的范围内。用于缓冲层的包含In、 Ga、 Zn、氧及氮的导电性氧氮化物通 过如下方法形成在包含氮的气氛中使用以包含In、Ga及Zn的氧化物为成分的靶材且通过 溅射法进行成膜，并且进行加热处理。 作为溅射法的具体条件例子，使用将包含铟、镓和锌的氧化物烧结而形成的直径 12英寸的靶材(ln203 : Ga203 : ZnO = 1 : 1 : 1)，将衬底和靶材之间的距离设定为60mm， 将压力设定为0.4Pa，将直流(DC)电源设定0.5kW，并且在氩与氮的混合气体气氛中进行成 膜。氧氮化物膜的厚度为2nm至100nm。将混合气体的总流量设定为40sccm，并以lsccm 至40sccm的范围来混合氮气并进行成膜。在本实施方式中，用于缓冲层的导电氧氮化物膜 的厚度为5nm。 如上所述，通过设置缓冲层301a、301b，可以在氧化物半导体层和源电极层或漏电 极层105a、105b之间，与肖特基结相比可以提高热稳定性，并且可以使薄膜晶体管的工作 特性稳定。另外，因为导电性好，所以即使高漏极电压下也可以保持良好的迁移率。
注意，关于本实施方式的薄膜晶体管的缓冲层301a、301b之外的结构和材料参照 实施方式1。 本实施方式的薄膜晶体管的制造工序与实施方式2所示的薄膜晶体管的制造工 序大致相同。首先，通过实施方式2所示的方法形成用来形成氧化物半导体层103的氧化 物半导体膜。通过上述方法利用溅射来形成用来形成缓冲层301a、301b的n型导电类型且 电导率高于氧化物半导体膜103的电导率的材料膜。接着，通过第三光刻工序，与氧化物半 导体层103的形成方法同样，将n型导电类型且具有高于氧化物半导体层103的电导率的 材料膜蚀刻为岛状，来形成缓冲层302(参照图13A)。接着，通过实施方式2所示的方法形 成第一导电层112、第二导电层113及第三导电层114(参照图13B)。接着，通过第四光刻 工序形成源电极层或漏电极层105a、105b、氧化物半导体层103及缓冲层301a、301b(参照 图13C)。以后的工序与实施方式2同样。 注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使 用。 通过设置其电导率高于氧化物半导体层103的电导率的缓冲层302，可以实现薄膜晶体管的工作的稳定化。另外，可以在薄膜晶体管导通时提高场效应迁移率。另外，可以
在提高薄膜晶体管的场效应迁移率的同时，抑制截止电流的增大。 实施方式4 在本实施方式中，说明使用两个实施方式1所说明的薄膜晶体管的反相器电路。
使用反相器电路、电容、电阻等构成用来驱动像素部的驱动电路。在组合两个n沟 道型TFT形成反相器电路的情况下，有组合增强型晶体管和耗尽型晶体管形成反相器电路 的情况(以下称为EDM0S电路)以及使用两个增强型TFT形成反相器电路的情况(以下称 为EEM0S电路)。注意，在n沟道型TFT的阈值电压是正的情况下，定义为增强型晶体管，而 在n沟道型TFT的阈值电压是负的情况下，定义为耗尽型晶体管。在本说明书中按照该定 义进行描述。 将像素部和驱动电路形成在同一衬底上，并且在像素部中，使用配置为矩阵状的 增强型晶体管切换对像素电极的电压施加的导通/截止。配置于该像素部中的增强型晶体 管，使用氧化物半导体，其电特性泄漏电流少且可以实现低耗电量驱动。
图14A表示驱动电路的反相器电路的截面结构。注意，图14A至14C所示的第一 薄膜晶体管430a、第二薄膜晶体管430b是本发明的一个方式的反交错型薄膜晶体管。
图14A所示的第一薄膜晶体管430a，在衬底400上设置有第一栅电极层401a，在 第一栅电极层401a上设置有栅绝缘层402，在栅绝缘层402上分散地设置有多个包含钛的 簇406，在栅绝缘层402及多个包含钛的簇406上设置有第一氧化物半导体层403a，在第一 氧化物半导体层403a上设置有第一布线405a及第二布线405b。同样，在第二薄膜晶体管 430b中，也在衬底400上设置有第二栅电极层401b，在第二栅电极层40lb上设置有栅绝缘 层402，在栅绝缘层402上分散地设置有多个包含钛的簇406，在栅绝缘层402及包含钛的 簇406上设置有第二氧化物半导体层403b，在第二氧化物半导体层403b上设置有第二布线 405b及第三布线405c。在此，第二布线405b通过形成在栅绝缘层402中的接触孔404直 接连接到第二栅电极层401b。第一氧化物半导体层403a及第二氧化物半导体层403b的至 少一部分以与栅绝缘层402的上表面相接触的方式设置。注意，各部分的结构和材料参照 实施方式2的薄膜晶体管。 第一布线405a是接地电位的电源线(接地电源线)。该接地电位的电源线也可以 是被施加负电压VDL的电源线(负电源线)。第三布线405c是被施加正电压VDD的电源线 (正电源线)。 如图14A所示那样，电连接到第一氧化物半导体层403a和第二氧化物半导体层 403b的双方的第二布线405b通过形成在栅绝缘层402上的接触孔404与第二薄膜晶体管 430b的第二栅电极层40lb直接连接。通过将第二布线405b和第二栅电极层40lb直接连 接，可以获得良好的接触并减少接触电阻。与隔着其他导电膜，例如隔着透明导电膜而连接 第二栅电极层401b和第二布线405b的情况相比，可以实现减少接触孔数、占有面积由于接 触孔数的减少而縮小。 此夕卜，图14C示出驱动电路的反相器电路的俯视图。在图14C中，沿着虚线Zl-Z2 截断的截面相当于图14A。 另夕卜，图14B示出EDMOS电路的等效电路。图14A及图14C所示的电路连接相当于 图14B，并且它是第一薄膜晶体管430a为增强型n沟道型晶体管，而第二薄膜晶体管430b
21为耗尽型n沟道型晶体管的例子。 作为在同一衬底上制造增强型n沟道型晶体管和耗尽型n沟道型晶体管的方法， 例如使用不同的材料及不同的成膜条件制造第一氧化物半导体层403a和第二氧化物半导 体层403b。此外，也可以在氧化物半导体层的上下设置栅电极进行阈值控制，对栅电极施加 电压以使得一方TFT成为常开启状态，并使得另一方TFT成为常截止状态而构成EDMOS电 路。 另外，不局限于E匿OS电路，通过作为第一薄膜晶体管430a及第二薄膜晶体管 430b采用增强型n型晶体管，也可以制造EEMOS电路。在此情况下，用第三布线405c和第 二栅电极层401b的连接，代替第二布线405b和第二栅电极层401b的连接。
通过采用上述结构，在成为有源层的氧化物半导体层和栅绝缘层之间形成包含钛 且其电导率高于该氧化物半导体层的电导率的簇，而可以当薄膜晶体管导通时提高场效应 迁移率。另外，可以在提高薄膜晶体管的场效应迁移率的同时，抑制截止电流的增大。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使 用。 实施方式5 在本实施方式中，以下使用图15A至图20说明在本发明的一个方式的半导体装置 的一例的显示装置中，在同一衬底上制造驱动电路的至少一部分和配置在像素部中的薄膜 晶体管的例子。 与其他实施方式例示的方法同样地形成配置在同一衬底上的薄膜晶体管。此外， 因为所形成的薄膜晶体管是n沟道型TFT，所以将可以由n沟道型TFT构成的驱动电路的一 部分与像素部的薄膜晶体管形成在同一衬底上。 图15A示出本发明的一个方式的半导体装置的一例的有源矩阵型液晶显示装置 的框图的一例。图15A所示的显示装置在衬底5300上包括具有多个具备显示元件的像素 的像素部5301 ;选择各像素的扫描线驱动电路5302 ;以及对被选择了的像素的视频信号的 输入进行控制的信号线驱动电路5303。 像素部5301通过从信号线驱动电路5303朝列方向上延伸地配置的多个信号线 Sl-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302朝行方向 上延伸地配置的多个扫描线Gl-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于 信号线Sl-Sm以及扫描线Gl-Gn的配置为矩阵形的多个像素(未图示)。并且，各像素与信 号线Sj (信号线Sl-Sm中的某一个)、扫描线Gi (扫描线Gl-Gn中的某一个)连接。
此外，参照图16说明由其他实施方式例示的n沟道型TFT构成的信号线驱动电 路。 图16所示的信号线驱动电路包括驱动器IC5601 ;开关组5602_1至5602_M ;第 一布线5611 ;第二布线5612 ;第三布线5613 ;以及布线5621_1至5621_M。开关组5602_1 至5602—M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管 5603c。 驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线 5621_1至5621_M。而且，开关组5602_1至5602_M分别连接到第一布线5611、第二布线 5612、第三布线5613及分别对应于开关组5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-l、信号线Sm(m二3M))。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的某一个)通过开关组5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj (j = 3J)。 注意，分别对第一布线5611、第二布线5612、第三布线5613输入信号。 注意，驱动器IC5601优选使用单晶半导体形成。再者，开关组5602J至5602—M优
选与像素部形成在同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关组5602J
至5602—M。或者，也可以通过与像素部贴合在同一衬底上等地设置单晶半导体层，来形成驱
动器IC5601。 接着，参照图17的时序图说明图16所示的信号线驱动电路的工作。注意，图17
的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分
割为第一子选择期间Tl、第二子选择期间T2及第三子选择期间T3。而且，图16的信号线
驱动电路在其他行的扫描线被选择的情况下也进行与图17相同的工作。 注意，图17的时序图示出第J列的布线5621_J通过第一薄膜晶体管5603a、第二
薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj的情况。 注意，图17的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
注意，在第一子选择期间Tl、第二子选择期间T2及第三子选择期间T3中，分别对布线5621_1至布线5621—M输入不同的视频信号。例如，在第一子选择期间Tl中输入到布线5621_J的视频信号输入到信号线Sj-2，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj-l，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj。再者，在第一子选择期间Tl、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-2、Data_j-l、Data_j。 如图17所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j_2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的DataJ-l通过第二薄膜晶体管5603b输入到信号线Sj-l。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的DataJ通过第三薄膜晶体管5603c输入到信号线Sj。
据此，图16的信号线驱动电路通过将一个栅极选择期间分割为三个从而可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。因此，图16的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，可以提高图16的信号线驱动电路的可靠性、成品率等。 注意，只要能够如图16所示，将一个栅极选择期间分割为多个子选择期间，并在
23各子选择期间中从某一个布线向多个信号线分别输入视频信号，则对于薄膜晶体管的配置、数量及驱动方法等就没有限制。 例如，当在三个或更多的子选择期间的每个中从一个布线分别三个以上的信号线输入视频信号时，追加薄膜晶体管及用来控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。 作为另一例，也可以如图18的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间Tl、第二子选择期间T2、第三子选择期间T3。再者，图18的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图18所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-2、信号线Sj-1、信号线Sj。在第一子选择期间Tl中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj_2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j_l通过第二薄膜晶体管5603b输入到信号线Sj-l。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。 据此，因为应用了图18的时序图的图16的信号线驱动电路，通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。注意，在图18中，使用相同的附图标记来表示与图17相同的部分，而省略对于同一部分或具有相同的功能的部分的详细说明。 此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转换器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。 一行像素的晶体管的栅电极连接到扫描线。而且，由于必须将一行像素的晶体管同时导通，因此使用能够流过大电流的缓冲器。 参照图19和图20说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图19示出移位寄存器的电路结构。图19所示的移位寄存器由触发器5701_1至5701_n的多个触发器构成。此外，移位寄存器被输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。 说明图19的移位寄存器的连接关系。第一级触发器5701_1连接到第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1及第七布线5717_2。另外，第二级触发器5701_2连接到第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2及第七布线5717_3。 与此同样，第i级触发器5701j(触发器5701J至5701—n中的任一个)连接到第
24二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717」_1、第七布线5717」及第七布线5717」+1。在此，在i为奇数的情况下，第i级触发器5701」连接到第二布线5712，在i为偶数的情况下，第i级触发器5701」连接到第三布线5713。
另外，第n级触发器5701_n连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717—n-l、第七布线5717_n及第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。 接着，使用图20说明图19所示的触发器的详细结构。图20所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅-源间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。 另外，图20所示的触发器具有第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505及第六布线5506。 在此示出所有薄膜晶体管采用增强型n沟道型晶体管的例子，但是没有特别的限制，例如即使使用耗尽型n沟道型晶体管也可以驱动驱动电路。
接着，下面示出图20所示的触发器的连接结构。 第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。 第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。 第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，第三薄膜晶体管5573的栅电极连接到第五布线5505。 第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。 第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。 第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。 第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接
25到第二布线5502。 第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的 第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接 到第一布线5501。 注意，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄 膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的 第二电极的连接位置为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体 管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以 及第八薄膜晶体管5578的第二电极的连接位置为节点5544。 注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分 别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线 5506也可以分别称为第一电源线、第二电源线。 在第i级触发器5701」中，图20中的第一布线5501和图19中的第七布线5717_ i-l连接。另外，图20中的第二布线5502和图19中的第七布线5717」+1连接。另外，图 20中的第三布线5503和第七布线5717」连接。而且，图20中的第六布线5506和第五布 线5715连接。 在i为奇数的情况下，图20中的第四布线5504连接到图19中的第二布线5712， 在i为偶数的情况下，图20中的第四布线5504连接到图19中的第三布线5713。另外，图 20中的第五布线5505和图19中的第四布线5714连接。 但是，在第一级触发器5701_1中，图20中的第一布线5501连接到图19中的第一 布线5711 。另外，在第n级触发器5701_n中，图20中的第二布线5502连接到图19中的第 六布线5716。 此外，也可以仅使用其他实施方式例示的n沟道型TFT制造信号线驱动电路及扫 描线驱动电路。因为其他实施方式例示的n沟道型TFT的晶体管迁移率大，所以可以提高 驱动电路的驱动频率。另外，由于其他实施方式例示的n沟道型TFT利用In-Ga-Zn-0类非 单晶膜的源区或漏区减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使用 其他实施方式例示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率 或实现黑屏插入等。 再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电 路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数 行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电 路配置在其相反一侧，可以实现帧频率的提高。此外，通过使用多个扫描线驱动电路对同一 扫描线输出信号，有利于显示装置的大型化。 此外，在制造应用本发明的一个方式的半导体装置的一例的有源矩阵型发光显示 装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱 动电路。图15B示出有源矩阵型发光显示装置的框图的一例。 图15B所示的发光显示装置在衬底5400上包括具有多个具备显示元件的像素的 像素部5401 ;选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404 ;以及 对被选择的像素的视频信号的输入进行控制的信号线驱动电路5403。
在输入到图15B所示的发光显示装置的像素的视频信号为数字方式的情况下，通 过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用面积灰度法或时 间灰度法进行灰度显示。面积灰度法是一种驱动法，其通过将一个像素分割为多个子像素 并根据视频信号分别驱动各子像素，来进行灰度显示。此外，时间灰度法是一种驱动法，其 通过控制像素发光的期间，来进行灰度显示。 因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度 法。具体而言，在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。 然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过分 割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长 度，并可以进行灰度显示。 注意，在图15B所示的发光显示装置中示出一种例子，其当在一个像素中配置两 个开关用TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关用TFT的栅极布线 的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一方的开关用TFT的 栅极布线的第二扫描线的信号，但是，也可以使用一个扫描线驱动电路生成输入到第一扫 描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关用TFT的 数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以 使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动 电路生成输入到多个扫描线的所有信号。 此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动 电路的一部分与像素部的薄膜晶体管形成在同一衬底上。另外，也可以仅使用其他实施方 式例示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。 此外，上述驱动电路不限于液晶显示装置及发光显示装置，还可以用于利用与开 关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示 器)，并具有如下优点与纸相同的易读性、其耗电量比其他显示装置小、可形成为薄且轻 的形状。 作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分 散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施 加电场使微囊中的粒子向相互相反的方向移动，仅显示集中在一方的粒子的颜色。注意，第 一粒子或第二粒子包含染料，并且在没有电场时不移动。此外，第一粒子和第二粒子的颜色 不同(包含无色)。 像这样，电泳显示器是利用所谓的介电泳效应的显示器，在该介电泳效应中，介电 常数高的物质移动到高电场区。电泳显示器的电泳显示装置不需要液晶显示装置所需的偏 振片和对置衬底，从而可以使其厚度和重量减少一半。 将在溶剂中分散有上述微囊的分散体称作电子墨水，该电子墨水可以印刷到玻 璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩 色显示。 此外，通过在有源矩阵衬底上适当地设置多个上述微囊，使得微囊夹在两个电极 之间就完成了有源矩阵型显示装置，当对微囊施加电场时可以进行显示。例如，可以使用利 用与其他实施方式例示的方法同样地形成的薄膜晶体管来得到的有源矩阵衬底。
此外，微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体 材料、磁性材料、液晶材料、强介电性材料、电致发光材料、电致变色材料、磁泳材料中的一 种或这些材料的复合材料即可。 本实施方式例示的显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电 量低并可以进行高速工作。 注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使 用。 实施方式6 制造本发明的一个方式的其他实施方式例示的薄膜晶体管，并且通过将该薄 膜晶体管用于像素部，且还用于驱动电路，可以制造具有显示功能的半导体装置(也称 为显示装置)。此外，可以通过使用本发明的一个方式的其他实施方式例示的薄膜晶 体管，将驱动电路的一部分或全部与像素部形成在同一衬底上，从而形成系统型面板 (system_on_panel)。 显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元
件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮
度的元件，具体而言，包括无机EL(Electro Luminescence ;电致发光)元件、有机EL元件
等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示媒体。 此外，显示装置包括密封有显示元件的状态的面板和在该面板中安装有包括控制
器的IC等的状态的模块。再者，本发明的一个方式涉及一种元件衬底，该元件衬底相当于
制造该显示装置的过程中的显示元件完成之前的一个方式，并且该元件衬底在多个各像素
中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显
示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻导电膜形
成像素电极之前的状态，而可以采用各种方式。 注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装 置)。另外，显示装置还包括安装有连接器，诸如FPC(Flexible Printed Circuit ;柔性印 刷电路)、TAB(Tape AutomatedBonding ;载带自动键合)带或TCP (Tape Carrier Package; 载带封装)的模块；将印刷线路板设置在TAB带或TCP的端部的模块；通过COG(Chip On Glass ;玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图21A1、21A2以及21B说明相当于本发明的一个方式的半 导体装置的一个方式的液晶显示面板的外观及截面。图21A1和21A2是一种面板的俯视图， 其中利用密封材料4005将可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一 衬底4001和第二衬底4006之间，其中薄膜晶体管4010、4011包括形成在第一衬底4001上 的其他实施方式例示的In-Ga-Zn-O类非单晶膜作为氧化物半导体层。图21B相当于沿着 图21A1、21A2的M-N的截面图。 以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设 置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。 因此，在第一衬底4001和第二衬底4006之间像素部4002和扫描线驱动电路4004与液晶 层4008 —起由密封材料4005密封。此外，在第一衬底4001上的与由密封材料4005围绕 的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。 注意，对于另行形成的驱动电路的连接方法没有特别的限制，可以采用COG方法、 引线键合方法或TAB方法等。图21A1是通过COG方法安装信号线驱动电路4003的例子， 而图21A2是通过TAB方法安装信号线驱动电路4003的例子。 此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄 膜晶体管。在图21B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004 所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
薄膜晶体管4010、4011可以应用其他实施方式例示的作为化物半导体层包括 In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。在本实施方式中，薄膜晶体管4010、 4011是n沟道型薄膜晶体管。 此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而 且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电 极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置 电极层4031分别设置有用作取向膜的绝缘层4032、4033，并且隔着绝缘层4032、4033夹有 液晶层4008。 注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈 钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics ;玻璃纤维增 强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将 铝箔夹在PVF膜之间或聚酯膜之间的结构的薄片。 此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔件， 并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。 注意，还可以使用球状间隔件。另外，对置电极层4031与设置在与薄膜晶体管4010同一衬 底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底之间的导电性粒子 将对置电极层4031和共同电位线电连接。此外，将导电性粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当 使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在 较窄的温度范围内，所以为了改善温度范围，将混合有5重量％以上的手性(chiral)试剂 的液晶组成物用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度 短，即为10 ii s至100 ii s，并且由于其具有光学各向同性而不需要取向处理，从而视角依赖 小。 另外，虽然本实施方式示出透过型液晶显示装置的例子，但是本发明的一个方式 也可以应用于反射型液晶显示装置或半透过型液晶显示装置。 另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见的一侧)设 置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的 内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根 据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑底的 遮光膜。 另外，在本实施方式中，采用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、 绝缘层4021)覆盖其他实施方式例示的薄膜晶体管的结构，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、 水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并利用氧化硅膜、氮化硅 膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层 而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局 限于此，而使用各种方法形成保护膜即可。 在此，作为保护膜形成叠层结构的绝缘层4020。在此，作为绝缘层4020的第一层， 利用溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时，对防止用作源电极层及漏电极 层的铝膜的小丘有效。 另外，作为保护膜的第二层形成绝缘层。在此，利用溅射法形成氮化硅膜作为绝缘 层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体 区域中而使TFT的电特性变化。 另外，也可以在形成保护膜之后进行氧化物半导体层的退火(30(TC至400°C )。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐 热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有 机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、 BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘 层4021。 另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键 的树脂。硅氧烷类树脂除了氢之外也可以具有氟、烷基、或芳香烃中的至少一种作为取代基。 对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、 旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮 刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进 行氧化物半导体层的退火(30(TC至40(TC )。通过兼作绝缘层4021的焙烧工序和氧化物半 导体层的退火，可以有效地制造半导体装置。 像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧 化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧 化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。 此外，可以使用包含导电性高分子(也称为导电性聚合物)的导电性组成物形成
像素电极层4030、对置电极层4031。使用导电性组成物形成的像素电极的薄层电阻优选为
小于等于10000 Q / □，并且其波长为550nm时的透光率优选为大于等于70% 。另外，导电
组性成物所包含的导电性高分子的电阻率优选为小于等于0. 1 Q cm。 作为导电性高分子，可以使用所谓的Ji电子共轭类导电性高分子。例如，可以举
出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上
的共聚物等。 另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部 4002的各种信号及电位是从FPC4018供给的。 在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层 4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电
30极层相同的导电膜形成。 连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图21A1、21A2以及21B中示出另行形成信号线驱动电路4003并将它 安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线 驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分 而安装。 图22示出使用应用其他实施方式例示的TFT制造的TFT衬底2600来构成液晶显 示模块作为半导体装置的一例。 图22是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底 2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605 来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素 设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配 置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电 路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且其中组 装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位 差板的状态层叠。 液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平 面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domainVertical Alignment)模式、 PVA(垂直取向排列；Patterned VerticalAlignment)模式、ASM(轴对称排列微胞； Axially Symmetric alignedMicro-cell)模式、OCB(光学补偿双折射；Optically CompensatedBirefringence)模式、F1X(铁电性液晶；Ferroelectric Liquid Crystal)模 式、AFLC(反铁电性液晶；AntiFerroelectric Liquid Crystal)模式等。
本实施方式例示的液晶显示面板安装有本发明的一个方式的薄膜晶体管，所以其 耗电量低并可以进行高速工作。 注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使 用。 实施方式7 在本实施方式中，作为应用了其他实施方式例示的薄膜晶体管的半导体装置示出 电子纸的例子。 在图23中，作为半导体装置的例子示出有源矩阵型电子纸。作为用于半导体装置 的薄膜晶体管581，可以应用其他实施方式例示的薄膜晶体管。 图23的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭 转球显示方式是指一种方法，其将分别涂成白色和黑色的球形粒子配置在用于显示元件的 电极层的第一 电极层及第二电极层之间，并使在第一 电极层及第二电极层之间产生电位差 来控制球形粒子的方向，以进行显示。 形成在衬底580上的薄膜晶体管581是具有栅绝缘层583和绝缘层584的薄膜晶 体管，并且通过形成在绝缘层584和绝缘层585的开口 ，源电极层或漏电极层电连接到第一 电极层587。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，且其周围包括充满了液体的空洞594，并且球形粒子589的 周围充满有树脂等的填料595(参照图23)。在本实施方式中，第一电极层587相当于像素 电极，第二电极层588相当于共同电极。第二电极层588与设置在与薄膜晶体管581同一 衬底上的共同电位线电连接。可以使用其他实施方式例示的任一个共同连接部，通过配置 在一对衬底之间的导电性粒子对第二电极层588和共同电位线进行电连接。
此外，还可以使用电泳元件代替扭转球。使用直径为10iim至200iim左右的微囊， 该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。设置在第一电极层和 第二电极层之间的微囊，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒 向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件， 一般地称为电子纸。因为电泳显示元件比液晶显示元件反射率高，所以不需要辅助光源。此 外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能 够保持显示过一次的图像。从而，即使使具有显示功能的半导体装置(也简单地称为显示 装置，或称为具备显示装置的半导体装置)远离成为电源供给源的电波发送源，也能够储 存显示过的图像。 本实施方式例示的电子纸安装有本发明的一个方式的薄膜晶体管，所以其耗电量 低并可以进行高速工作。 注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使 用。 实施方式8 在本实施方式中，作为应用其他实施方式例示的薄膜晶体管的半导体装置示出发 光显示装置的例子。在此，通过利用使用电致发光的发光元件来示出显示装置所具有的显 示元件。根据其发光材料是有机化合物还是无机化合物来区分利用电致发光的发光元件， 一般来说，前者称为有机EL元件，而后者称为无机EL元件。 在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到 包含发光有机化合物的层，以使电流流过。然后，通过这些载流子(电子和空穴)的复合， 发光有机化合物形成激发态，并且当该激发态恢复到基态时，进行发光。根据这种机制，这 种发光元件称为电流激励型发光元件。 根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元
件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机制
是利用施主能级和受主能级的施主_受主复合型发光。薄膜型无机EL元件具有利用电介
质层夹住发光层再利用电极夹住的结构，并且其发光机制是利用金属离子的内壳电子跃迁
的局部型发光。注意，在此使用有机EL元件作为发光元件而进行说明。 图24是作为应用本发明的一个方式的半导体装置的例子，示出能够应用数字时
间灰度级驱动(digital time grayscale driving)的像素结构的一例的图。 以下对能够应用数字时间灰度级驱动的像素的结构及像素的工作进行说明。在此
示出在一个像素中使用两个n沟道型晶体管的例子，该n沟道型晶体管将其他实施方式例
示的氧化物半导体层(In-Ga-Zn-0类非单晶膜)用作沟道形成区。 像素6400包括开关用晶体管6401、驱动用晶体管6402、发光元件6404以及电容 元件64Q3。在开关用晶体管6401中，栅极连接于扫描线6406，第一电极(源电极及漏电极中的一方)连接于信号线6405，第二电极(源电极及漏电极中的另一方)连接于驱动用晶 体管6402的栅极。在驱动晶体管6402中，栅极通过电容元件6403连接于电源线6407，第 一电极连接于电源线6407，第二电极连接于发光元件6404的第一电极(像素电极)。发光 元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电 位线电连接，将该连接部分用作共同连接部，并且具有图1A、图2A或图3A所示的结构，即 可。 此外，将发光元件6404的第二电极(共同电极6408)设置为低电源电位。另外， 低电源电位是指，以由电源线6407所设定的高电源电位为基准满足低电源电位<高电源 电位的电位，作为低电源电位例如可以设定为GND、OV等。将该高电源电位与低电源电位的 电位差施加到发光元件6404上，为了使电流流过发光元件6404以使发光元件6404发光， 以使高电源电位与低电源电位的电位差成为发光元件6404的正向阈值电压以上的方式分 别设定其电位。 另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容 元件6403。至于驱动用晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。 这里，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入能 够使驱动用晶体管6402充分成为导通或截止的两个状态的视频信号。S卩，驱动用晶体管 6402在线形区域进行工作。由于驱动用晶体管6402在线形区域进行工作，将比电源线6407 的电压高的电压施加到驱动用晶体管6402的栅极上。另外，对信号线6405施加大于等于 (电源线电压+驱动晶体管6402的Vth)的电压。 另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入 不同，可以使用与图24相同的像素结构。 当进行模拟灰度级驱动时，对驱动用晶体管6402的栅极施加(发光元件6404的 正向电压+驱动用晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指得到 所希望的亮度时的电压，至少包括正向阈值电压。此外，通过输入驱动用晶体管6402工作 在饱和区域中的视频信号，可以使电流流过发光元件6404。为了使驱动用晶体管6402工作 在饱和区域中，使电源线6407的电位高于驱动用晶体管6402的栅极电位。通过将视频信 号设为模拟模式，可以使对应于该视频信号的电流流过发光元件6404，并进行模拟灰度级 驱动。 此外，图24所示的像素结构不局限于此。例如，也可以对图24所示的像素重新添 加开关、电阻元件、电容元件、晶体管、或逻辑电路等。 接着，参照图25A至25C说明发光元件的结构。在此，以驱动用TFT是n型的情况 为例子来说明像素的截面结构。作为用于图25A、25B和25C的半导体装置的驱动用TFT的 TFT 7001、7011、7021可以与其他实施方式例示的薄膜晶体管同样地制造，其是包括用作氧 化物半导体层的In-Ga-Zn-0类非单晶膜的可靠性高的薄膜晶体管。 为了发光，发光元件的阳极及阴极中之至少一方是透明的，即可。而且，有如下结 构的发光元件，即在衬底上形成薄膜晶体管及发光元件，从与衬底相反的面发光的顶部发 射、从衬底一侧的面发光的底部发射、以及从衬底一侧及与衬底相反的面发光的双面发射。 本发明的一个方式的像素结构可以应用于任何发射结构的发光元件。
参照图25A说明顶部发射结构的发光元件。 在图25A中示出当驱动用TFT7001是n型，并且从发光元件7002发射的光穿过阳 极7005 —侧时的像素的截面图。在图25A中，发光元件7002的阴极7003和驱动用TFT7001 电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003，只要是功函数小 且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发 光层7004可以由单层或多个层的叠层构成。在由多个层构成时，在阴极7003上按顺序层 叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所 有层。使用具有透过光的透光性的导电材料形成阳极7005 ，也可以使用具有透光性的导电 膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的 氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
使用阴极7003及阳极7005夹住发光层7004的区域相当于发光元件7002。在图 25A所示的像素的情况下，从发光元件7002发射的光如箭头所示那样发射到阳极7005 — 接着，参照图25B说明底部发射结构的发光元件。图25B示出在驱动用TFT 7011 是n型，并且从发光元件7012发射的光发射到阴极7013 —侧的情况下的像素的截面图。在 图25B中，在与驱动用TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012 的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有 透光性的情况下，也可以以覆盖阳极的方式形成有用于反射光或进行遮光的屏蔽膜7016。 与图25A的情况同样地，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但 是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，也可以将膜厚度为 20nm的铝膜用作阴极7013。而且，与图25A同样地，发光层7014既可以由单层构成也可以 由多个层的叠层构成。阳极7015不需要透过光，但是可以与图25A同样地使用具有透光性 的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金 属膜。例如，也可以使用添加有黑色颜料的树脂等。 由阴极7013及阳极7015夹住发光层7014的区域相当于发光元件7012。在图25B 所示的像素的情况下，从发光元件7012发射的光如箭头所示那样发射到阴极7013 —侧。
接着，参照图25C说明双面发射结构的发光元件。在图25C中，在与驱动用TFT 7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极 7023上按顺序层叠有发光层7024、阳极7025。与图25A的情况同样地，作为阴极7023，只 要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例 如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图25A同样地，发光层7024既可以 由单层构成，也可以由多个层的叠层构成。阳极7025可以与图25A同样地使用具有透过光 的透光性的导电材料形成。 阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图25C所 示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025 —侧和阴极7023 一侧的双方。 注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作 为发光元件。 注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动用TFT)和发光元件电连接的例子，但是也可以采用在驱动用TFT和发光元件之间连接有电流 控制用TFT的结构。 注意，本实施方式所示的半导体装置不局限于图25A至25C所示的结构，而可以根 据本发明的一个方式的技术思想进行各种变形。 接着，参照图26A和26B说明相当于应用其他实施方式例示的薄膜晶体管的半导 体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图26A是一种面板 的俯视图，其利用密封材料在第一衬底与第二衬底之间密封有形成在第一衬底上的薄膜晶 体管及发光元件。图26B相当于沿着图26A的H-I的截面图。 以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫 描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱 动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素 部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507 — 起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，优选以不暴露于空气的 方式，使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料 封装(密封)发光面板。 此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫
描线驱动电路4504a、4504b包括多个薄膜晶体管。在图26B中，例示包括在像素部4502中
的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。 薄膜晶体管4509、4510可以应用包括用作氧化物半导体层的In-Ga-Zn-0类非单
晶膜的可靠性高的其他实施方式例示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、
4510是n沟道型薄膜晶体管。 此夕卜，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的 第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件 4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局 限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元 件4511的结构。 使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使 用感光材料，在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续曲率 而成的倾斜面。 电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧 化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像 素部4502的各种信号及电位是从FPC 4518a、4518b供给的。 在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层 4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层 及漏电极层相同的导电膜形成。 连接端子电极4515通过各向异性导电膜4519与FPC 4518a所具有的端子电连 接。
位于从发光元件4511发光的方向上的第二衬底4506必须具有透光性。在此情况
下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂 或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、 PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片 (包括椭圆偏振片)、相位差板(A/4片、A/2片)、彩色滤光片等的光学薄膜。另外，也可 以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的 凹凸来扩散反射光以降低眩光的处理。 信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以是在另行准 备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路并被安装。此外，也可以另行 仅形成并安装信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分。本实施方式 不局限于图26A和26B的结构。 本实施方式例示的发光显示装置安装有本发明的一个方式的薄膜晶体管，所以其 耗电量低并可以进行高速工作。 注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使 用。 实施方式9 应用其他实施方式例示的薄膜晶体管的半导体装置可以用作电子纸。电子纸可以 用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招 贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图27A和27B以及图 28示出电子设备的一例。 图27A示出使用电子纸制造的招贴2631。在广告媒体是纸印刷物的情况下用人工 进行广告的更换，但是如果使用应用本发明的一个方式的电子纸，则可以在短时间内能够 改变广告的显示。此外，显示不会被打乱而可以获得稳定的图像。注意，招贴也可以采用以 无线的方式收发信息的结构。 此外，图27B示出电车等的交通工具的车厢广告2632。在广告媒体是纸印刷物的 情况下用人工进行广告的更换，但是如果使用应用本发明的一个方式的电子纸，则可以不 需要许多人工并在短时间内改变广告的显示内容。此外，显示不会被打乱而可以得到稳定 的图像。注意，车厢广告也可以采用以无线的方式收发信息的结构。 另外，图28示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体 2701及框体2703构成。框体2701及框体2703通过轴部2711形成为一体，并且可以以该 轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。
框体2701中组装有显示部2705，而框体2703中组装有显示部2707。显示部2705 及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通 过采用显示不同的画面的结构，例如可以在右边的显示部(图28中的显示部2705)中显示 文章，而在左边的显示部(图28中的显示部2707)中显示图像。 此外，在图28中示出框体2701具备操作部等的例子。例如，在框体2701中，具备 电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部同一个面中具备键盘及定位装置等的结构。另外，也可以采用在框体的背 面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种 电缆连接的端子等)、记录媒体插入部等的结构。再者，电子书籍2700也可以采用具有电子 词典的功能的结构。 此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无 线的方式从电子书籍服务器购买所希望的书籍数据等，并下载的结构。 本实施方式例示的显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电 量低并可以进行高速工作。 注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使 用。 实施方式10 使用其他实施方式例示的薄膜晶体管的半导体装置可以应用于各种电子设备 (也包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用 于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移 动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图29A示出电视装置9600的一例。电视装置9600，在框体9601中组装有显示部 9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结 构。 可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电 视装置9600的操作。利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操 作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610 中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。 注意，电视装置9600采用具备接收机及调制解调器等的结构。可以利用接收机接 收一般的电视广播，再者，电视装置9600通过调制解调器连接到有线或无线方式的通信网 络，从而可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者 彼此之间等)的信息通信。 图29B示出数码相框9700的一例。例如，数码相框9700，在框体9701中组装有显 示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数 据，可以发挥与一般的相框同样的功能。 注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电 缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以与显示部组装 到同一个面，但是由于将它设置在侧面或背面时可以提高设计性，所以是优选的。例如，可 以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取 图像数据，然后在显示部9703中显示所提取的图像数据。 此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的 方式提取所希望的图像数据并进行显示的结构。 图30A示出一种便携式游戏机，其由框体9881和框体9891这两个框体构成，并且 通过连接部9893可以开闭地连接。框体9881中安装有显示部9882，并且框体9891中安装 有显示部9883。另外，图30A所示的便携式游戏机除此之外还具备扬声器部9884、记录媒体
37插入部9886、 LED灯9890、输入单元(操作键9885、连接端子9887 、传感器9888 (即，具有测 定如下因素的功能的器件力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、 温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气 味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采 用至少具备根据本发明的一个方式的半导体装置的结构即可。因此，可以采用适当地设置有 其它附属设备的结构。图30A所示的便携式游戏机具有如下功能读出储存在记录媒体中的 程序或数据并显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。注 意，图30A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图30B示出作为大型游戏机的投币机9900的一例。在投币机9900的框体9901 中安装有显示部9903。另外，投币机9900除此之外还具备如启动手柄或停止开关等的操作 单元、投硬币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用至少具备根据 本发明的一个方式的半导体装置即可。因此，可以采用适当地设置有其它附属设备的结构。
图31示出移动电话机1000的一例。移动电话机1000除了安装在框体1001中的 显示部1002之外还具备操作按钮1003、外部连接端口 1004、扬声器1005、受话器1006等。
图31所示的移动电话机1000可以通过用手指等触摸显示部1002来输入信息。此 外，可以通过用手指等触摸显示部1002来进行打电话或输入电子邮件等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二 是以文字等的信息的输入为主的输入模式。第三是显示模式和输入模式的两个模式混合的 显示+输入模式。 例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主 的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在 显示部1002的画面的大多部分中显示键盘或号码按钮。 此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾 斜度的传感器的检测装置，判断移动电话机1000的方向(竖向还是横向)，而可以对显示部 1002的画面显示进行自动切换。 通过触摸显示部1002或对框体1001的操作按钮1003进行操作，来切换画面模 式。此外，还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显 示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部 上的图像信号为文字数据时，将画面模式切换成输入模式。 另外，在输入模式中，当检测出显示部1002的光传感器所检测的信号并且在一定 期间中没有显示部1002的触摸操作输入的情况下，也可以以将画面模式从输入模式切换 成显示模式的方式进行控制。 还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部
1002，来拍摄掌纹、指纹等，可以进行个人识别。此外，通过在显示部中使用发射近红外光的
背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。 本实施方式例示的电子设备搭载有本发明的一个方式的薄膜晶体管，所以其耗电
量低并可以进行高速工作。 注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使 用。
权利要求
一种半导体装置，包括栅电极层；所述栅电极层上的栅绝缘层；所述栅绝缘层上的包含钛的多个簇；所述栅绝缘层及所述包含钛的多个簇上的氧化物半导体层；以及所述氧化物半导体层上的源电极层及漏电极层，其中所述氧化物半导体层和所述源电极层及漏电极层彼此电连接。
2. 根据权利要求1所述的半导体装置，其中所述多个簇包含其电导率高于所述氧化物 半导体层的电导率的钛化合物。
3. 根据权利要求1所述的半导体装置，其中所述包含钛的多个簇的高度为离所述簇和所述栅绝缘层接触的面大于等于3nm 且小于等于5nm，并且包含选自铌和钽中的至少一种杂质元素。
4. 根据权利要求1所述的半导体装置，其中所述氧化物半导体层包含选自铟、镓及锌 中的至少一种。
5. 根据权利要求1所述的半导体装置，其中所述氧化物半导体层具有位于所述源电极层和漏电极层之间的第一区域，并且 所述第一区域的厚度小于所述源电极层及漏电极层重叠的第二区域的厚度。
6. 根据权利要求1所述的半导体装置，其中所述氧化物半导体层及所述缓冲层包含选自铟、镓及锌中的至少一种，并且 所述氧化物半导体层的厚度为大于等于10nm且小于等于150nm。
7. 根据权利要求1所述的半导体装置，其中包括无机材料的沟道保护层形成在所述氧 化物半导体层上。
8. —种半导体装置，包括 栅电极层；所述栅电极层上的栅绝缘层； 所述栅绝缘层上的包含钛的多个簇；所述栅绝缘层及所述包含钛的多个簇上的氧化物半导体层； 所述氧化物半导体层上的具有n型导电类型的缓冲层；以及 所述缓冲层上的源电极层及漏电极层，其中所述缓冲层的载流子浓度高于所述氧化物半导体层的载流子浓度，并且 所述氧化物半导体层和所述源电极层及漏电极层通过所述缓冲层彼此电连接。
9. 根据权利要求8所述的半导体装置，其中所述多个簇包含其电导率高于所述氧化物 半导体层的电导率的钛化合物。
10. 根据权利要求8所述的半导体装置，其中所述包含钛的多个簇的高度为离所述簇和所述栅绝缘层接触的面大于等于3nm 且小于等于5nm，并且包含选自铌和钽中的至少一种杂质元素。
11. 根据权利要求8所述的半导体装置，其中所述氧化物半导体层包含选自铟、镓及锌 中的至少一种。
12. 根据权利要求8所述的半导体装置，其中所述氧化物半导体层具有位于所述源电极层和漏电极层之间的第一区域，并且 所述第一区域的厚度小于所述源电极层及漏电极层重叠的第二区域的厚度。
13. 根据权利要求8所述的半导体装置，其中所述氧化物半导体层及所述缓冲层包含选自铟、镓及锌中的至少一种，并且 所述氧化物半导体层的厚度为大于等于10nm且小于等于150nm。
14. 根据权利要求8所述的半导体装置，其中包括无机材料的沟道保护层形成在所述 氧化物半导体层上。
15. —种半导体装置的制造方法，包括如下步骤 在衬底上形成栅电极层； 在所述栅电极层上形成栅绝缘层； 在所述栅绝缘层上分散地形成包含钛的多个簇；在所述栅绝缘层及所述包含钛的多个簇上通过溅射法形成氧化物半导体膜； 对所述氧化物半导体膜进行蚀刻以形成岛状的氧化物半导体层； 在所述岛状的氧化物半导体层上形成导电层；以及 对所述导电层进行蚀刻以形成氧化物半导体层、源电极层及漏电极层。
16. —种半导体装置，包括 栅电极层；所述栅电极层上的栅绝缘层； 所述栅绝缘层上的包含金属的多个簇；所述栅绝缘层及所述包含金属的多个簇上的氧化物半导体层；以及所述氧化物半导体层上的源电极层及漏电极层，其中所述氧化物半导体层和所述源电极层及漏电极层彼此电连接。
17. —种半导体装置的制造方法，包括如下步骤 在衬底上形成栅电极层； 在所述栅电极层上形成栅绝缘层； 在所述栅绝缘层上分散地形成包含金属的多个簇；在所述栅绝缘层及所述包含金属的多个簇上通过溅射法形成氧化物半导体膜； 对所述氧化物半导体膜进行蚀刻以形成岛状的氧化物半导体层； 在所述岛状的氧化物半导体层上形成导电层；对所述导电层进行蚀刻以形成氧化物半导体层、源电极层及漏电极层。
全文摘要
本发明提供一种半导体装置及其制造方法。根据本发明，当形成薄膜晶体管时，使用氧化物半导体层，并且在该氧化物半导体层和栅绝缘层之间形成包含电导率比该氧化物半导体层的电导率高的钛化合物的簇。
文档编号G02F1/1368GK101794822SQ20101010791
公开日2010年8月4日 申请日期2010年1月28日 优先权日2009年1月30日
发明者坂田淳一郎, 山崎舜平, 岸田英幸 申请人:株式会社半导体能源研究所