专利名称：一种阵列基板及其制造方法和显示器件的制作方法
技术领域：
本发明涉及液晶显示器的制造显示技术领域，尤其涉及一种阵列基板及其制造方法和显示器件。
背景技术：
薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占了主导地位。
ADSDS (ADvanced Super Dimension Switch),简称 ADS,即高级超维场转换技术，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。目前，ADS型薄膜液晶显示器阵列基板的制造是通过一组构图工艺形成薄膜图形来完成，一次构图工艺形成一层薄膜图形。图I为现有ADS型薄膜液晶显示器阵列基板的结构示意图。现有技术采用的五次构图工艺来形成阵列基板，其具体的制造工艺过程为首先通过第一次构图工艺形成公共电极10 ;通过第二次构图工艺形成栅电极2 :然后连续沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属层，采用灰色调或半色调掩模板通过第三次构图工艺形成数据线、栅绝缘层3、半导体层4、掺杂半导体层5、源电极6' a、漏电极6' b和TFT沟道图形；接着沉积钝化层9，通过第四次构图工艺在钝化层上形成过孔；最后沉积透明导电层，通过第五次构图工艺形成像素电极6。每次构图工艺均需要把掩模板的图形转移到薄膜图形上，而每一层薄膜图形都需要精确地罩在另一层薄膜图形上。因此，在现有的薄膜晶体管阵列基板制作过程中，需要的掩模板的数量多，这样导致生产时间长，生产效率低，生产成本高，而且这种ADS型薄膜液晶显示器阵列基板像素电极和公共电极之间隔着栅绝缘层、有源层、源漏金属层以及钝化层，导致像素电极和公共电极之间距离较大，以至于驱动电压值较大。
发明内容
本发明的实施例提供一种阵列基板及其制造方法和显示器件，有效减少了利用掩膜板曝光的次数，从而提高了生产效率，降低了生产成本，且减小了像素电极和公共电极之间的距离，降低了驱动电压。为达到上述目的，本发明的实施例采用如下技术方案本发明实施例提供一种阵列基板的制造方法，包括在基板上形成栅金属薄膜，通过第一次构图工艺形成包括栅线和栅电极的图形；在所述栅线和栅电极的图形上依次形成栅绝缘层、半导体层、掺杂半导体层、第一透明导电薄膜和源漏金属薄膜，利用半色调掩模板或灰色调掩模板通过第二次构图工艺形成包括数据线、源电极、漏电极、沟道区域和像素电极的图形；在所述数据线、源电极、漏电极、沟道区域和像素电极的图形上依次形成钝化层和第二透明导电薄膜，通过第三次构图工艺形成公共电极的图形。进一步地，所述利用半色调掩模板或灰色调掩模板通过第二次构图工艺形成包括数据线、源电极、漏电极、沟道区域和像素电极的图形，包括在所述源漏金属薄膜上涂布光刻胶；利用半色调掩膜板或灰色调掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应源电极区域、漏电极区域和数据线区域，所述部分保留区域对应于像素电极区域，所述光刻胶半保留区域对应 沟道区域；利用刻蚀工艺去除掉所述光刻胶完全去除区域的源漏金属薄膜、透明导电薄膜、掺杂半导体层和半导体层，暴露出该区域的栅绝缘层；利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；利用刻蚀工艺对光刻胶半保留区域的源漏金属薄膜、透明导电薄膜和掺杂半导体层进行刻蚀，暴露出半导体层，在该区域形成TFT沟道区域图形；利用等离子体灰化工艺去除掉所述光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；利用刻蚀工艺对光刻胶部分保留区域的源漏金属薄膜进行刻蚀，漏出第一透明导电薄膜，在该区域形成像素电极；通过剥离工艺剥离所述光刻胶完全保留区域的光刻胶，形成包括数据线、源电极和漏电极的图形。进一步地，所述在基板上形成栅金属薄膜为使用磁控溅射法沉积，所述通过第一次构图工艺形成包括栅线和栅电极的图形为使用普通掩模板进行构图处理。进一步地，所述形成钝化层，包括采用化学气相沉积法形成，其中，钝化层为氧化物、氮化物或氧氮化合物，反应气体为SiH4、NH3> N2的混合气体或SiH2Cl2、NH3> N2的混合气体。本发明实施例提供一种阵列基板，包括在透明所述基板上从下至上依次铺设设置的栅线和栅电极、栅绝缘层、半导体层、掺杂半导体层、第一透明导电薄膜，所述第一透明导电薄膜形成和像素电极，其中栅线和栅电极同层设置；形成在所述像素电极所在层之上形成的数据线、源电极和漏电极，所述源电极和漏电极被沟道区域隔开，所述掺杂半导体层在沟道区域断开；形成在所述源电极、漏电极以及像素电极之上的钝化层；形成在所述钝化层上的公共电极。进一步地，所述像素电极延伸至所述漏电极下方并与其搭接。进一步地，所述源电极下方保留有像素电极材料或者不保留像素电极材料。进一步地,所述公共电极为狭缝状,所述像素电极为板状。进一步地，所述公共电极的材料为氧化铟锡(ITO)或氧化铟锌(IZO)。
本发明实施例还提供一种显示器件，包括上述的阵列基板。本发明的实施例提供一种阵列基板及其制造方法和显示器件，通过使用半色调掩摸或灰色调掩摸工艺，有效减少了利用掩膜板曝光的次数，缩短了生产时间，从而提高了生产效率，降低了生产成本，且减小了像素电极和公共电极之间的距离，降低了驱动电压。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图I为现有技术ADS型阵列基板的结构示意图；图2为本发明实施例提供的制造ADS型阵列基板的流程图一；图3A为本发明实施例提供的制造ADS型阵列基板的第一示意图；图3B为本发明实施例提供的制造ADS型阵列基板的第二示意图；图3C为本发明实施例提供的制造ADS型阵列基板的第三示意图；图3D为本发明实施例提供的制造ADS型阵列基板的第四示意图；图3E为本发明实施例提供的制造ADS型阵列基板的第五示意图；图3F为本发明实施例提供的制造ADS型阵列基板的第六示意图；图3G为本发明实施例提供的制造ADS型阵列基板的第七示意图；图3H为本发明实施例提供的制造ADS型阵列基板的第八示意图；图31为本发明实施例提供的制造ADS型阵列基板的第九示意图；图3J为本发明实施例提供的制造ADS型阵列基板的第十示意图；图3K为本发明实施例提供的制造ADS型阵列基板的第十一示意图；图3L为本发明实施例提供的制造ADS型阵列基板的第十二示意图；图4A为本发明实施例提供的制造ADS型阵列基板的流程图二 ；图4B为本发明实施例提供的制造ADS型阵列基板的第十三示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例一本发明实施例提供的阵列基板的制造方法，以利用灰色调掩模板制造阵列基板为例进行说明。下面参照图2、图3A 3L对本发明实施例一提供的利用灰色调掩模板的TFT阵列基板的制造方法进行说明。S201、通过第一次构图工艺在基板上形成栅电极和栅线的图形。如图3A所示，采用磁控溅射或其他成膜方法在基板I上(玻璃基板或石英基板)上沉积一层厚度为500A 4000A的栅金属薄膜，栅金属薄膜的材料可以使用钥、铝、铝镍合金、钥钨合金、铬或铜等金属，也可使用上述几种材料薄膜的组合。使用普通掩模板通过第一次构图工艺对栅金属薄膜进行构图，在基板上形成栅线和栅电极2的图形。S202、依次沉积栅绝缘层、半导体层、掺杂半导体层、透明导电薄膜和源漏金属薄膜。形成包括栅线和栅电极 的图形之后，如图3B所示，首先采用化学气相沉积(PECVD)或其他成膜方法，依次沉积厚度为1000 A 4000A的栅绝缘层3、半导体层4、和掺杂半导体层(欧姆接触层)5，其中半导体层4和掺杂半导体层5组成有源层，厚度为1000 A 5000 A;然后在掺杂半导体层5上，采用磁控溅射或其他成膜方法，沉积厚度为300A 600 A的透明导电薄膜6，最后采用磁控溅射或其他成膜方法沉积厚度为2000 A 3000A的源漏金属层7。如图3B所示，栅绝缘层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体层4为非晶硅薄膜，对应的反应气体可以是SiH4、N2的混合气体或SiH2Cl2、N2的混合气体。透明导电薄膜6的材料可以是氧化铟锡(ITO)、氧化铟锌(IZO)或其他透明电极材料，源漏金属薄膜7的材料可以使用钥、铝、铝镍合金、钥钨合金、铬或铜等金属，也可使用上述几种材料薄膜的组合。S203、通过第二次构图工艺形成包括数据线、源电极、漏电极、像素电极和沟道区域的图形。如图3C所示，首先，在源漏金属薄膜7上涂覆一层光刻胶8。而后，利用灰色调掩模板对光刻胶8进行曝光，灰色调掩膜板是通过光栅效应，使曝光在不同区域透过光的强度不同，而使光刻胶进行选择性曝光、显影。在灰色调掩膜板11中，包括不透明区域A、部分透明区域B、半透明区域C和透明区域D。光刻胶8曝光、显影后的状态如图3D所示，未曝光区域的光刻胶厚度没有变化，光刻胶最厚，为光刻胶完全保留区域Al，部分曝光区域的光刻胶厚度少量减小，为光刻胶部分保留区域BI，半曝光区域的光刻胶厚度减少一半左右，为光刻胶半保留区域Cl，完全曝光区域的光刻胶被完全去除，为光刻胶完全去除区域Dl。其中，光刻胶完全保留区域Al对应灰色调掩膜板11的不透明区域A，光刻胶部分保留区域BI对应灰色调掩膜板11的部分透明区域B，光刻胶的半保留区域Cl对应灰色调掩膜板11的半透明区域C，光刻胶完全去除区域Dl对应灰色调掩膜板11的透明区域D。而后，如图3E所示，通过刻蚀工艺对光刻胶完全去除区域Dl的源漏金属薄膜7、透明导电薄膜6、掺杂半导体层5和半导体层4进行刻蚀，暴露出该区域的栅绝缘层3。如图3F所示，利用等离子体灰化工艺，完全去除光刻胶半保留区域Cl的光刻胶，暴露出该区域的源漏金属薄膜7。如图3G所示，通过刻蚀工艺对光刻胶半保留区域Cl的源漏金属薄膜7、透明导电薄膜6和掺杂半导体层5进行刻蚀，完全刻蚀掉该区域的源漏金属薄膜7、透明导电薄膜6和掺杂半导体层5，暴露出半导体层4，在该区域形成TFT沟道区域图形。如图3H所示，通过等离子体灰化工艺，完全去除光刻胶部分保留区域BI的光刻胶，暴露出该区域的源漏金属薄膜7。如图31所示，通过刻蚀工艺对光刻胶部分保留区域BI的源漏金属薄膜7进行刻蚀，完全刻蚀掉该区域的源漏金属薄膜7，漏出透明导电薄膜6，在该区域形成像素电极。而后，如图3J所示，剥离剩余的光刻胶，形成数据线、像素电极6a、源电极7a、漏电极7b、TFT沟道区域。
S204、通过第三次构图工艺形成公共电极的图形。首先，如3K所示，在已形成的数据线、像素电极6a、源电极7a、漏电极7b、TFT沟道区域的图形上，采用化学气相沉积(PECVD)或其他成膜方法，沉积厚度为700 A -2000 A的钝化层9，钝化层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。然后采用磁控溅射或其他成膜方法，沉积厚度为300A 600 A的透明导电薄膜10，材料可以是氧化铟锡(ITO)、氧化铟锌(izo)或其他透明电极材料。而后，如图3L所示，使用普通掩模板通过第三次构图工艺对透明导电薄膜进行构图，形成公共电极10的图形。本发明实施例提供的一种阵列基板的制造方法，首先通过第一次构图工艺形成栅线和栅电极图形，然后采用灰色调掩模板通过第二次构图工艺形成包括数据线、源电极、漏电极、沟道区域和像素电极的图形，最后通过第三次构图工艺形成公共电极。与现有ADS型TFT阵列基板的制造方法相比较，有效地减少了曝光次数，缩短了生产时间，从而提高了生产效率，降低了生产升本，且减小了像素电极和公共电极之间的距离，降低了驱动电压。实施例二本发明实施例提供的阵列基板的制造方法，以利用半色调掩模板制造TFT阵列基板为例进行说明。如图4A所示，本实施例二与实施例一相比，除使用半色调掩模板进行构图工艺的步骤(S403)与实施例一使用灰色调掩模板进行构图工艺的步骤(S203)有所不同之外，其余步骤与实施例一完全相同，具体可参照实施例一，在此不再赘述。包括S401、通过第一次构图工艺在基板上形成包括栅电极和栅线的图形。S402、依次沉积栅绝缘层、半导体层、掺杂半导体层、透明导电薄膜和源漏金属薄膜。S403、通过第二次构图工艺形成包括数据线、源电极、漏电极、像素电极和沟道区域的图形。如图4B所示，首先，在源漏金属薄膜7上涂覆一层光刻胶8。而后，利用半色调掩模板对光刻胶8进行曝光，半色调掩膜板是通过使曝光在不同区域透过光的强度不同，而使光刻胶进行选择性曝光、显影。在半色调掩膜板20中，包括不透明区域A、部分透明区域B、半透明区域C和透明区域D。光刻胶8曝光、显影后的状态如图3D所示(由于与实施例一的图3D相同，参照实施例一的相关附图即可)，未曝光区域的光刻胶厚度没有变化，光刻胶最厚，为光刻胶完全保留区域Al，部分曝光区域的光刻胶厚度少量减小，为光刻胶部分保留区域BI，半曝光区域的光刻胶厚度减少一半左右，为光刻胶半保留区域Cl，完全曝光区域的光刻胶被完全去除，为光刻胶完全去除区域Dl。其中，光刻胶完全保留区域Al对应半色调掩膜板20的不透明区域A，光刻胶部分保留区域BI对应半色调掩膜板20的部分透明区域B，光刻胶的半保留区域Cl对应半色调掩膜板20的半透明区域C，光刻胶完全去除区域Dl对应半色调掩膜板20的透明区域D。
而后，如图3E所不(由于与实施例一的图3E相同，参照实施例一的相关附图即可)，通过刻蚀工艺对光刻胶完全去除区域Dl的源漏金属薄膜7、透明导电薄膜6、掺杂半导体层5和半导体层4进行刻蚀，暴露出该区域的栅绝缘层3。如图3F所不(由于与实施例一的图3F相同，参照实施例一的相关附图即可)，利用等离子体灰化工艺，完全去除光刻胶半保留区域Cl的光刻胶，暴露出该区域的源漏金属薄膜7。如图3G所不(由于与实施例一的图3G相同，参照实施例一的相关附图即可)，通过刻蚀工艺对光刻胶半保留区域Cl的源漏金属薄膜7、透明导电薄膜6和掺杂半导体层5进行刻蚀，完全刻蚀掉该区域的源漏金属薄膜7、透明导电薄膜6和掺杂半导体层5，暴露出半导体层4，在该区域形成TFT沟道区域图形。如图3H所示(由于与实施例一的图3H相同，参照实施例一的相关附图即可)，通过等离子体灰化工艺，完全去除光刻胶部分保留区域BI的光刻胶，暴露出该区域的源漏金
属薄膜7。如图31所不(由于与实施例一的图31相同，参照实施例一的相关附图即可)，通过刻蚀工艺对光刻胶部分保留区域BI的源漏金属薄膜7进行刻蚀，完全刻蚀掉该区域的源漏金属薄膜7，漏出透明导电薄膜6，在该区域形成像素电极6a。而后，如图3J所不(由于与实施例一的图3J相同，参照实施例一的相关附图即可)，剥离剩余的光刻胶，形成数据线、像素电极6a、源电极7a、漏电极7b、TFT沟道区域。S404、通过第三次构图工艺形成公共电极的图形。本发明实施例提供的一种阵列基板的制造方法，首先通过第一次构图工艺形成栅线和栅电极图形，然后采用半色调掩模板通过第二次构图工艺形成包括数据线、源电极、漏电极、沟道区域和像素电极的图形，最后通过第三次构图工艺形成公共电极。与现有ADS型TFT阵列基板制造方法相比较，有效地减少了曝光次数，缩短了生产时间，从而提高了生产效率，降低了生产升本，且减小了像素电极和公共电极之间的距离，降低了驱动电压。实施例三本发明实施例提供的一种阵列基板，包括如图3L所示，在透明所述基板上从下至上依次设置的栅线和栅电极2、栅绝缘层3、半导体层4、掺杂半导体层5和像素电极6a，其中栅线和栅电极同层设置；形成在所述像素电极所在层之上形成的数据线、源电极7a和漏电极7b，所述源电极7a和漏电极7b被沟道区域隔开，所述掺杂半导体层在沟道区域断开；形成在所述源电极7a、漏电极7b以及像素电极6a之上的钝化层9 ；形成在所述钝化层上的公共电极10。进一步地，如图3L所示，像素电极延伸至漏电极下方并与其搭接。当然，像素电极也可与漏电极通过其他方式连接，比如通过过孔等。进一步地，所述源电极下方保留有像素电极材料，如图3L所示；此时在源电极下方保留部分像素电极材料，比较利于工艺上的实现。当然，也可在源电极下方不保留像素电极材料，此时由于源电极直接与掺杂半导体接触，可以提高TFT的开关特性。
本实施中，可以为公共电极为狭缝状，像素电极为板状，如图3L所示。也可以为二者均为狭缝状，或者公共电极为板状，狭缝电极为狭缝状。其中，像素电极和公共电极的材料可以为氧化铟锡(ITO)或氧化铟锌(IZO)。本发明实施例提供的阵列基板，可以采用上述阵列基板的制造方法实现。与现有ADS型TFT阵列基板相比较，该结构减小了像素电极和公共电极之间的距离，降低了驱动电压。实施例四
本发明实施例提供一种显示器件，使用了上述的阵列基板。其中，所述显示器件，包括液晶面板、OLED面板、电子纸面板、电视机、手机、平板电脑等。本发明实施例提供的阵列基板，使用了上述的阵列基板。与现有ADS型TFT阵列基板相比较，该结构减小了像素电极和公共电极之间的距离，降低了驱动电压。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种阵列基板的制造方法，其特征在于，包括 在基板上形成栅金属薄膜，通过第一次构图エ艺形成包括栅线和栅电极的图形； 在所述栅线和栅电极的图形上依次形成栅绝缘层、半导体层、掺杂半导体层、第一透明导电薄膜和源漏金属薄膜，利用半色调掩模板或灰色调掩模板通过第二次构图エ艺形成包括数据线、源电极、漏电极、沟道区域和像素电极的图形； 在所述数据线、源电极、漏电极、沟道区域和像素电极的图形上依次形成钝化层和第二透明导电薄膜，通过第三次构图エ艺形成公共电极的图形。
2.根据权利要求I所述的阵列基板的制造方法，其特征在于，所述利用半色调掩模板或灰色调掩模板通过第二次构图エ艺形成包括数据线、源电极、漏电极、沟道区域和像素电极的图形，包括 在所述源漏金属薄膜上涂布光刻胶； 利用半色调掩膜板或灰色调掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应源电极区域、漏电极区域和数据线区域，所述部分保留区域对应于像素电极区域，所述光刻胶半保留区域对应沟道区域； 利用刻蚀エ艺去除掉所述光刻胶完全去除区域的源漏金属薄膜、透明导电薄膜、掺杂半导体层和半导体层，暴露出该区域的栅绝缘层； 利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 利用刻蚀エ艺对光刻胶半保留区域的源漏金属薄膜、透明导电薄膜和掺杂半导体层进行刻蚀，暴露出半导体层，在该区域形成TFT沟道区域图形； 利用等离子体灰化工艺去除掉所述光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 利用刻蚀エ艺对光刻胶部分保留区域的源漏金属薄膜进行刻蚀，漏出第一透明导电薄膜，在该区域形成像素电极； 通过剥离エ艺剥离所述光刻胶完全保留区域的光刻胶，形成包括数据线、源电极和漏电极的图形。
3.根据权利要求I或2所述的阵列基板的制造方法，其特征在于，所述在基板上形成栅金属薄膜为使用磁控溅射法沉积，所述通过第一次构图エ艺形成包括栅线和栅电极的图形为使用普通掩模板进行构图处理。
4.根据权利要求I或2所述的阵列基板的制造方法，其特征在于，所述形成钝化层，包括采用化学气相沉积法形成，其中，钝化层为氧化物、氮化物或氧氮化合物，反应气体为SiH4, NH3> N2的混合气体或SiH2Cl2、NH3> N2的混合气体。
5.一种阵列基板，其特征在于，包括 在所述基板上从下至上依次设置的栅线和栅电极、栅绝缘层、半导体层、掺杂半导体层和像素电极，其中栅线和栅电极同层设置； 形成在所述像素电极所在层之上的数据线、源电极和漏电极，所述源电极和漏电极被沟道区域隔开，所述掺杂半导体层在沟道区域断开； 形成在所述源电极、漏电极以及像素电极之上的钝化层；形成在所述钝化层上的公共电极。
6.根据权利要求5所述的阵列基板，其特征在于，所述像素电极延伸至所述漏电极下方并与其搭接。
7.根据权利要求5或6所述的阵列基板，其特征在于，所述源电极下方保留有像素电极材料或者不保留像素电极材料。
8.根据权利要求5或6所述的阵列基板，其特征在于，所述公共电极为狭缝状，所述像素电极为板状。
9.根据权利要求5或6所述的阵列基板，其特征在于，所述公共电极的材料为氧化铟锡(ITO)或氧化铟锌(IZO)。
10.ー种显不器件,其特征在于,包括如权利要求5 9任一项所述的阵列基板。
全文摘要
本发明实施例提供一种阵列基板及其制造方法和显示器件，涉及显示技术领域。该阵列基板制造方法为通过第一次构图工艺在基板上形成包括栅电极和栅线的图形；通过第二次构图工艺形成包括数据线、源电极、漏电极、像素电极和沟道区域的图形；通过第三次构图工艺形成公共电极的图形。减少了构图工艺处理次数，从而简化了制造流程，降低了制造成本。本发明实施例用于ADS型阵列基板制造。
文档编号G02F1/1368GK102629584SQ20111036226
公开日2012年8月8日 申请日期2011年11月15日 优先权日2011年11月15日
发明者刘宸, 李琳, 王雪岚, 赵吉生, 陆金波 申请人:京东方科技集团股份有限公司