专利名称：阵列基板及显示装置的制作方法
技术领域：
本发明属于显示技术领域，具体涉及一种阵列基板及显示装置。
背景技术：
液晶显示面板主要由阵列基板和彩膜基板对盒组成。其中，如图I所示，阵列基板上设有交叉排列呈网格状的栅极线2和数据线3 (因它们位于不同的层中，故交叉时不会导通)，栅极线2和数据线3的每个交点限定一个像素单元I，从而多个像素单元排列成矩阵形式；对彩色液晶显示面板，每个像素单元I对应显示屏的一个子像素(又称亚像素)，而靠在一起的红绿蓝三个子像素构成显示屏上的一个可见的像素；对非彩色显示器，一个像 素单元I也可直接对应显示屏上的一个像素。每个像素单元I包括一个薄膜晶体管11和一个与薄膜晶体管11漏极相连的像素电极12，一行像素单元I的薄膜晶体管11的栅极与同一根栅极线2相连，一列像素单元I的薄膜晶体管11的源极与同一根数据线3相连。当某根栅极线2导通时，只要控制各数据线3的信号即可使该栅极线2所对应的一行像素单元I同时显示所需内容，因此只要使各根栅极线2轮流导通(又称扫描)，即可显示出所需内容。其中，根据显示器型号等的不同，通常栅极线2宽度在5 80 μ m,数据线3宽度在2 30 μ m。另外，阵列基板上还有用于为公共电极供电的公共电极线4，其平行于栅极线2，可位于栅极线2侧部(其与数据线3也处于不同的层，故交叉时也不会导通)，也可如图I所示位于像素电极12下方，从而同时起到存储电容电极的作用(此时公共电极线4应采用透明材料制成)，每根公共电极线4用于为一行像素单元I的公共电极供电。其中，根据显示模式的不同，公共电极可位于彩膜基板上(例如对于TN模式、VA模式)，也可与公共电极线4 一同位于阵列基板上(例如对于IPS模、ADS模式)。由于栅极线、数据线、公共电极线等所在的区域不能使液晶分子发生正确的偏转，故这些区域会产生漏光，因此，需要在这些区域上方设置黑矩阵(BM，Black Matrix)以遮蔽由这些区域透过的光线，黑矩阵可位于彩膜基板上，也可位于阵列基板上(BM on Array)。其中，为了保证遮光效果，栅极线黑矩阵宽度通常在5(Γ 20μπι，数据线黑矩阵宽度通常在20 80 μ m。发明人发现现有技术中至少存在如下问题现有阵列基板上的栅极线宽度大且数量多，因此栅极线黑矩阵所占的总面积必然较大，由此导致显示装置的开口率低、光能利用率低、能耗高。
发明内容
本发明所要解决的技术问题包括，针对现有技术中的显示装置开口率低、能耗高的问题，提供一种可提高显示装置开口率、降低能耗、提高刷新率的阵列基板。解决本发明技术问题所采用的技术方案是一种阵列基板，其包括交叉排列为网格状的栅极线和数据线；与所述栅极线平行的公共电极线；排列为矩阵的像素单元，其中每个像素单元连接一根栅极线和一根数据线；其中每根栅极线同时连接N行像素单元，N为大于等于2的整数；N根数据线同时连接一列像素单元，且一列像素单元中与同一根栅极线相连接的N个像素单元分别与N根不同数据线相连；每根所述公共电极线用于为与同一根栅极线相连的N行像素单元的公共电极供电。其中所述的“一列像素单元”和“一行像素单元”表示相互垂直排列的两“排”像素单元，但仅表示这两“排”像素单元间的相对位置关系，而并不表示“行”平行于地面或“列”
垂直于地面等。本发明的阵列基板中，一根栅极线同时控制N行像素单元，因此其栅极线总数减 少为原来的1/N，相应的，栅极线黑矩阵的面积也减少为原来的1/N，且每根公共电极线同时为N行像素单元供电，公共电极线的数量和对应黑矩阵的面积也必然减小，由此使显示装置的开口率大幅提高，能耗降低；同时，在用本发明的阵列基板进行显示时，每根栅极线导通时会有N行像素单元一起导通并显示所需内容，也就是说其可一次扫描N行像素，故若扫描每根栅极线所需的时间不变，其扫描整个显示面板所需的时间会减少为原来的1/N，也就是说其还能起到提高刷新率、改善显示质量的效果。当然，由于此时每列像素单元要对应N根数据线，故数据线数量会上升，但由于每根数据线上所接的像素单元数量减少(即负载减少)，因此每根数据线的宽度也可减少为原来的1/N，这样数据线黑矩阵的总面积只是稍微增加(由于相邻数据线间必须有几微米的间隔，而黑矩阵要覆盖该间隔，故黑矩阵面积稍有增加)，但黑矩阵总面积仍是减少的；而且，如前所述，栅极线黑矩阵的宽度比数据线黑矩阵的宽度大，因此即使数据线宽度不变，本发明也相当于增加较细的数据线而减少较宽的栅极线，故黑矩阵总面积仍会减少。通过以上分析还可得知，相对于减少数据线并增加栅极线的方式(可理解为与本发明“相反”的方式)，本发明采用的减少栅极线并增加数据线的方式至少具有以下优点首先，由于栅极线宽度比数据线宽度大，故减少栅极线的数量对减小黑矩阵面积、增加开口率的效果更明显；其次，本发明还可起到提高刷新率的作用，而至于减少数据线并增加栅极线的方式，其一行像素单元要分多次才能扫描完成，反而降低了刷新率和显示质量。优选的是，所述N为2。进一步优选的是，每根栅极线同时连接位于其两侧的两行像素单元。进一步优选的是，用于为与同一根栅极线相连的两行像素单元的公共电极供电的公共电极线位于所述两行像素单元的同一侧。进一步优选的是，每个像素单元包括一薄膜晶体管，所述薄膜晶体位于所述像素单元的侧部，所述侧部靠近与所述像素单元相连的栅极线。进一步优选的是，在一列像素单元中，各像素单元轮流与位于该列像素单元两侧的两根数据线相连。进一步优选的是，每个像素单元包括一薄膜晶体管，所述薄膜晶体位于所述像素单元的侧部，所述侧部靠近与所述像素单元相连的数据线。优选的是，所述阵列基板还包括由有机绝缘材料形成的钝化层。本发明所要解决的技术问题还包括，针对现有技术中的显示装置开口率低、能耗高的问题，提供一种开口率高、能耗低、刷新率高的显示装置。解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的阵列基板。由于本发明的显示装置采用上述的阵列基板，因此其开口率大，能耗低，且刷新率高,显示质量好。本发明可用于TN模式(扭曲向列型模式)、VA模式(竖直排列模式)、IPS模式(沿面开关模式)、ADS模式(即FFS模式，边缘场开关模式)等任何模式的显示装置中。
图I为现有的阵列基板的俯视结构不意图；图2为本发明实施例2的阵列基板的俯视结构不意图；图3为现有的阵列基板在数据线处的剖面结构示意图；图4为本发明实施例2的阵列基板在数据线处的剖面结构示意图；图5为本发明的实施例3的阵列基板的俯视结构示意图。其中附图标记为1、像素单元；11、薄膜晶体管；12、像素电极；2、栅极线；3、数据线；31、数据线连接线；32、数据线绝缘层；4、公共电极线；7、钝化层；8、栅极保护膜；9、玻璃基板。
具体实施例方式为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式
对本发明作进一步详细描述。实施例I :本实施例提供一种阵列基板，其包括交叉排列为网格状的栅极线和数据线；与所述栅极线平行的公共电极线；排列为矩阵的像素单元，其中每个像素单元连接一根栅极线和一根数据线。其中，每根栅极线同时连接N行像素单元，N为大于等于2的整数；N根数据线同时连接一列像素单元，且一列像素单元中与同一根栅极线相连接的N个像素单元分别与N根不同数据线相连；每根所述公共电极线用于为与同一根栅极线相连的N行像素单元的公共电极供电。本实施例的阵列基板中，一根栅极线同时控制N行像素单元，因此其栅极线总数减少为原来的1/N，相应的，栅极线黑矩阵的面积也减少为原来的1/N，且每根公共电极线同时为N行像素单元供电，公共电极线的数量和对应黑矩阵的面积也必然减小，由此使显示装置的开口率大幅提高，能耗降低；同时，在用本实施例的阵列基板进行显示时，每根栅极线导通时会有N行像素单元一起导通并显示所需内容，也就是说其可一次扫描N行像素，故若扫描每根栅极线所需的时间不变，其扫描整个显示面板所需的时间会减少为原来的I/N，也就是说其还能起到提高刷新率、改善显示质量的效果。实施例2 本实施例提供一种阵列基板，如图2、图4所示，其包括玻璃基板9，玻璃基板9在上设有多根横向排列(或者说沿“行”方向排列)的栅极线2。多根纵向排列(或者说沿“列”方向排列)的数据线3，其与栅极线2组成网格状。显然，虽然本实施例的阵列基板以栅极线2横向排列、数据线3纵向排列作为例子，但若采用栅极线2纵向排列、数据线3横向排列的方式也是可行的。像素单元I的阵列，其中每个像素单元I对应显示装置上的一个子像素，三个子像素组成一个像素。每个像素单元I包括一个薄膜晶体管11以及一个与薄膜晶体管11的漏
极相连的像素电极12，其中每个薄膜晶体管11的栅极连接一根栅极线2，源极连接一根数据线3 (即每个像素单元I连接一根栅极线2和一根数据线3)。其中，如图2所示，每根栅极线2同时和两行像素单元I相连，或者说，每两行像素单元I对应一根栅极线2。同时，一列像素单元I对应两根数据线3，或者说，两根数据线3同时连接一列像素单元1，且该列像素单元I中连接同一栅极线2的两个像素单元I分别与两根数据线3相连，从而保证当该栅极线2导通时，两个像素单元I可分别受两根数据线3的控制。可见，通过采取以上方式，栅极线2数量减少了一半，故其对应的黑矩阵的面积也可减少一半，从而提高了显示装置的开口率，降低了能耗。当然，同时数据线3的数量增加了一倍，但由于每根数据线3上连接的像素单元I数减少了一半，故其负载也降低了一半，因此每根数据线3的宽度也可减小为原来的一半，因此，数据线黑矩阵的宽度只要稍有增加即可，该增加是为了覆盖相邻数据线3间的间隙，而该间隙宽度仅为数微米(如3 μ m)，因此由该间隙导致的数据线黑矩阵面积的增加与栅极线黑矩阵面积的减小相比要小的多，故黑矩阵总面积仍会明显降低，开口率会明显提高。而对于栅极线2，因其原有宽度就较大，故虽然连接在其上的像素单元I数量增加，但其宽度也不用增加。经过测试，本实施例的阵列基板可使显示装置的开口率提高约4 5%。同时，如图2所示，阵列基板还包括公共电极线4，公共电极线4平行于栅极线2，且每根公共电极线4用于为与同一根栅极线2相连的2行像素单元I的公共电极供电。由于本实施例中一根栅极线2对应两行像素单元I，因此一根公共电极线4可同时对应两行像素单元I的公共电极，故公共电极线4的数量也减少了，从而可进一步减少黑矩阵的面积，提高开口率。优选的，每根栅极线2同时连接位于其两侧(上下两侧)的两行像素单元I。也就是说，与每根栅极线2相连的两行像素单元I优选正好分别位于该栅极线2的上下两侧，这样可以保证栅极线2与两行像素单元I都能容易的相连，布线均匀，并可尽量减少引线的交叉。优选的，公共电极线4位于与其对应的两即行像素单元的同一侧。也就是说，栅极线2对应其上下两侧的两行像素单元1，则与这两行像素单元I对应的公共电极线4优选位于这两行像素单元I的上侧或下侧，而不与栅极线2在一起。这种结构的优点在于，将公共电极线4和栅极线2设在不同的位置，可使各行像素单元I间的距离比较均匀；同时，由于工艺限制，两行像素单元I显然不可能很精确的完全无缝对接在一起，其间必定存在间隙，因此也必须设置黑矩阵，而将公共电极线4和栅极线2分开设置实际上充分利用了各行像素单元I间必有的黑矩阵，从而减少了黑矩阵的总面积，提高了开口率。
优选的，像素单元I中的薄膜晶体管11位于该像素单元I的一侧部(即不是位于中间)，且该侧部靠近与该像素单元I相连的栅极线2。也就是说，与某栅极线2相连的两行像素单元I中，薄膜晶体管11均位于靠近该栅极线2的一侧，如栅极线2上侧的一行像素单元I中，薄膜晶体管11位于像素单元I的下侧，而栅极线2下侧的一行像素单元I中，薄膜晶体管11位于像素单元I的上侧。这样设计的目的是为了使薄膜晶体管11尽量靠近与其相连的栅极线2，方便其与栅极线2连接。优选的，在每列像素单元I中，各像素单元I轮流与位于该列像素单元I两侧的两根数据线3相连。也就是说，在一列像素单元I中，各像素单元I轮流与其左侧和右侧的两根数据线3相连。这样设置可以保证该列像素单元I与两条数据线3都可容易的相连，且布线均匀，并能尽量避免引线的交叉。同时，在采用这种布线形式时，必然造成数据线3两根为一组的排列在一起，这样每两根数据线3可被一个黑矩阵覆盖，从而使黑矩阵的制备工艺简化。其中，为了避免相邻的数据线3相互接触，两相临数据线3间应如前所述留有一定的间隙，该间隙通常为数微米(如为3 μ m)。
优选的，像素单元I中的薄膜晶体管11位于该像素单元I的一侧部(即不是位于中间)，且该侧部靠近与该像素单元I相连的数据线3。也就是说，与不同数据线3相连的像素单元I中，薄膜晶体管11均位于靠近数据线3的一侧。在一列像素单元I中，与左侧的数据线3相连的像素单元I的薄膜晶体管11位于像素单元I左侧，与右侧的数据线3相连的像素单元I的薄膜晶体管11位于像素单元I左侧。这样设计的目的是为了使薄膜晶体管11尽量靠近与其相连的数据线3，方便其与数据线3连接。显然，如果同时还要如前所述使薄膜晶体管11靠近栅极线2，则各薄膜晶体管11均应位于像素单元I的角部。优选的,如图4所示,本实施例的阵列基板包括由有机绝缘材料形成的钝化层7。其中，有机绝缘材料可为丙烯酸酯树脂等已知的钝化层7材料，其可通过涂覆等常规工艺形成。如图3所示,数据线3与栅极保护膜8(Gate Insulation)间有一定的高度差,故会形成台阶，在采用传统的氮化硅材料(SiNx)作为钝化层7时，因钝化层7厚度较薄而不能消除该台阶，又由于台阶会造成附近的液晶分子偏转异常，故在数据线3上方需要设置明显比数据线宽度大的黑矩阵，从而导致开口率降低；同时，栅极线2处也具有上述台阶的问题。而如图4所示，在采用有机绝缘材料形成钝化层7时，因其通过涂覆形成，厚度可较大，且材质较软，具有一定的柔性，故可填平台阶，形成平整表面，因此在数据线3、栅极线2上方的黑矩阵宽度只要略微大于线宽即可，从而可进一步减小黑矩阵的面积，提高开口率。实施例3 本实施例提供一种阵列基板，其具有与实施例2的阵列基板类似的结构。如图5所示，其与实施例2的区别在于首先、本实施例的阵列基板中，每三行像素单元I对应一根栅极线2，即每根栅极线2同时和三行像素单元I相连。同时，一列像素单元I对应三根数据线3，即三根数据线3同时连接一列像素单元1，且该列像素单元I中连接同一根栅极线2的三个像素单元I分别与三根数据线3相连。由于本实施例的阵列基板中一列像素单元I对应三根数据线3，因此在该列像素单元I通过连接线31与数据线3相连时，必然有部分连接线31会与数据线3交叉，这就需要在部分数据线3的部分位置上设置绝缘层32或类似结构，以免连接线31将不同的数据线3导通；因此，在制造本实施例的阵列基板时，三根数据线3需要在不同的构图工艺(光刻-沉积工艺)中形成，且还要增加形成绝缘层32的步骤。由于在阵列基板上进行布线以及形成绝缘层等的工艺是已知的，故在此不再对其进行详细描述。其次、本实施例的阵列基板中，栅极线2位于与其相连的三行像素单元I的同一侧；与一列像素单元I相连的三根数据线3也位于该列像素单元I的同一侧。第三、本实施例的阵列基板中，公共电极线4位于栅极线2侧部。本实施例的阵列基板中，每三行像素单元I对应一根栅极线2，因此其栅极线2可减少为原来的1/3，故其减小黑矩阵面积、提高开口率的效果更明显。显然，上述各实施例的阵列基板还可进行许多变化可以是四行或更多行的像素单元对应一根栅极线，而一列像素单元对应四根或更多数据线；栅极线、数据线及与它们相连的像素单元间的相对位置关系可以变化，如与一根栅极线相连的多行像素单元可分别位于栅极线两侧(如实施例2)，也可位于栅极线的同一侧(如实施例3)，与一列像素单元相连的多根数据线可分别位于该列像素单元的两侧(如实施例2)，也可位于该列像素单元的 同一侧(如实施例3);阵列基板上还可设有专门的存储电容电极等其它结构。实施例4 本实施例提供一种液晶显示面板，其包括彩膜基板以及上述任意一实施例所述的阵列基板，且至少在阵列基板的栅极线和数据线上方设有黑矩阵。其中，“至少在阵列基板的栅极线和数据线上方设有黑矩阵”是指该黑矩阵应当至少能够覆盖栅极线和数据线，从而阻止背光源发出的光经由栅极线和数据线处射出；当然，在公共电极线、薄膜晶体管等位置处也可设有黑矩阵。具体的，黑矩阵可以设置在彩膜基板上，也可设置在阵列基板上(BM on Array)。显然，由于本实施例的液晶显示面板中采用的是上述阵列基板，故其栅极线和数据线的数量、位置等与现有的液晶显示面板不同，因此其栅极驱动芯片(Gate Driver 1C)、数据驱动芯片(Data Driver IC)等的数量、接口位置等也要进行相应变化。当然，本实施例的液晶显示面板中还应包括其它公知的部件，例如隔垫物、液晶材料、框架等。由于本实施例的液晶显示面板采用上述的阵列基板，因此其开口率大，能耗低，刷新率高,显示质量好。实施例5 本实施例提供一种显示装置，其包括上述任意一实施例所述的阵列基板。本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于本实施例的显示装置采用上述的阵列基板，因此其开口率大，能耗低，刷新率高,显示质量好。可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
权利要求
1.一种阵列基板，包括交叉排列为网格状的栅极线和数据线；与所述栅极线平行的公共电极线；排列为矩阵的像素单元，其中每个像素单元连接一根栅极线和一根数据线；其特征在于， 每根栅极线同时连接N行像素单元，N为大于等于2的整数； N根数据线同时连接一列像素单元，且一列像素单元中与同一根栅极线相连接的N个像素单元分别与N根不同数据线相连； 每根所述公共电极线用于为与同一根栅极线相连的N行像素单元的公共电极供电。
2.根据权利要求I所述的阵列基板，其特征在于，所述N为2。
3.根据权利要求2所述的阵列基板，其特征在于，每根栅极线同时连接位于其两侧的两行像素单元。
4.根据权利要求3所述的阵列基板，其特征在于，用于为与同一根栅极线相连的两行像素单元的公共电极供电的公共电极线位于所述两行像素单元的同一侧。
5.根据权利要求2所述的阵列基板，其特征在于，每个像素单元包括一薄膜晶体管，所述薄膜晶体位于所述像素单元的侧部，所述侧部靠近与所述像素单元相连的栅极线。
6.根据权利要求2所述的阵列基板，其特征在于，在一列像素单元中，各像素单元轮流与位于该列像素单元两侧的两根数据线相连。
7.根据权利要求2所述的阵列基板，其特征在于，每个像素单元包括一薄膜晶体管，所述薄膜晶体位于所述像素单元的侧部，所述侧部靠近与所述像素单元相连的数据线。
8.根据权利要求I至7中任意一项所述的阵列基板，其特征在于，还包括由有机绝缘材料形成的钝化层。
9.一种显示装置，其特征在于，包括权利要求I至8中任意一项所述的阵列基板。
全文摘要
本发明提供一种阵列基板及显示装置，属于显示技术领域，其可解决现有的显示装置开口率低、能耗高的问题。本发明的阵列基板包括交叉排列为网格状的栅极线和数据线；与栅极线平行的公共电极线；像素单元阵列，其中每个像素单元连接一根栅极线和一根数据线；每根栅极线同时连接N行像素单元；N根数据线同时连接一列像素单元，且一列像素单元中与同一根栅极线相连接的N个像素单元分别与N根不同数据线相连；每根公共电极线用于为与同一根栅极线相连的N行像素单元的公共电极供电。本发明的显示装置均包括上述阵列基板。本发明可用于TN模式、VA模式、IPS模式、ADS模式等显示装置中。
文档编号G02F1/1368GK102879962SQ20121037119
公开日2013年1月16日 申请日期2012年9月28日 优先权日2012年9月28日
发明者白金超, 孙亮, 丁向前, 刘耀, 李梁梁 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司