用于液晶显示装置的阵列基板的制作方法
【专利摘要】一种用于液晶显示装置的阵列基板，该阵列基板包括：基板，其具有显示区域和非显示区域；所述基板上的选通线以及第一数据线和第二数据线；分别位于第一像素区域和第二像素区域中的第一薄膜晶体管和第二薄膜晶体管，该第一薄膜晶体管连接至所述选通线和所述第一数据线，该第二薄膜晶体管连接至所述选通线和所述第二数据线；所述第一薄膜晶体管和所述第二薄膜晶体管上的平面化层，该平面化层具有用于暴露所述第一薄膜晶体管的漏电极和所述第二薄膜晶体管的漏电极这二者的漏接触孔；以及所述平面化层上方的像素电极和公共电极。
【专利说明】用于液晶显示装置的阵列基板
【技术领域】
[0001]本发明涉及液晶显示装置。本发明还涉及用于孔径比得到改进的边缘场开关模式液晶显示装置的阵列基板。
【背景技术】
[0002]有利于显示运动图像并且由于高对比度而广泛用作便携式装置的显示器、计算机的监视器以及电视的液晶显示(LCD)装置可基于光学各向异性和液晶分子的偏振来形成图像。由于液晶分子具有薄和长的外形，所以液晶分子的排列具有一定方向。当液晶分子被设置在电场中时，液晶分子的排列方向根据电场的强度和方向而改变。
[0003]IXD装置可包括作为基本组件的液晶面板。LC面板可包括上面具有两个电极的两个基板以及该两个基板之间的液晶层。可通过改变在所述两个电极之间产生的电场来调节液晶层中的液晶分子的排列方向，并且可改变液晶层的透射率以显示各种图像。
[0004]通常，LCD装置包括阵列基板、滤色器基板以及该阵列基板与该滤色器基板之间的液晶层。选通线和数据线、开关元件和像素电极形成在阵列基板上，并且滤色器层和公共电极形成在滤色器基板上。液晶层中的液晶分子通过像素电极和公共电极之间产生的竖直电场来驱动。
[0005]然而，利用垂直于阵列基板的竖直电场的LCD装置具有相对窄的视角。为了改进视角，提出了面内切换(IPS)模式IXD装置。在IPS模式IXD装置中，像素电极和公共电极交替地形成在阵列基板上，并且在像素电极和公共电极之间产生水平电场。由于液晶分子由水平电场驱动以沿着平行于阵列基板的方向运动，所以IPS模式LCD装置的视角改进。
[0006]然而，IPS模式IXD装置具有相对低的孔径比和相对低的透射率。为了改进孔径比和透射率，提出了通过边缘场驱动液晶分子的边缘场开关(FFS)模式LCD装置。
[0007]图1是示出用于根据现有技术的边缘场开关模式液晶显示装置的阵列基板的平面图。
[0008]在图1中，选通线43和数据线51形成在用于边缘场开关(FFS)模式液晶显示(IXD)装置的阵列基板I上。选通线43与数据线交叉以限定像素区域P。连接至选通线43和数据线51的薄膜晶体管(TFT)Tr形成在像素区域P中。TFT Tr包括多晶硅的半导体层41、半导体层41上的栅绝缘层(未示出)、栅绝缘层上的第一栅电极44a和第二栅电极44b以及接触半导体层41的源电极55和漏电极58。第一栅电极44a和第二栅电极44b彼此间隔开，并且源电极55和漏电极58彼此间隔开。
[0009]虽然与包括非晶硅半导体层的TFT相比，包括多晶硅的半导体层的TFT具有较高的迁移率，但是与包括非晶硅半导体层的TFT相比，包括多晶硅的半导体层的TFT由于漏电电流(leakage current)而具有较高的漏电流(off current)。为了减小漏电流,包括多晶硅的半导体层41的TFT Tr形成为具有双栅极(第一栅电极44a和第二栅电极44b)。
[0010]光丙烯酸材料(photo acrylic material)的平面化层(未示出)形成在TFT Tr上，并且公共电极60形成在平面化层上。公共电极60具有与像素区域P中的TFT Tr对应的第一开口(未示出)。
[0011]钝化层(未示出)形成在公共电极60上，并且连接至TFT Tr的像素电极70形成在像素区域P中的钝化层上。像素电极70通过漏接触孔dch接触TFT Tr的漏电极58，并具有多个第二开口 op2，所述第二开口 op2具有平行于数据线51的条状。
[0012]FFS模式IXD装置I可用作诸如电视的大尺寸显示器或用于诸如智能电话和平板个人计算机的个人便携式设备的小尺寸显示器。大尺寸显示器或小尺寸显示器由于高分辨率而需要优良的显示质量。显示装置中的分辨率可定义为单位面积中的像素数(每英寸像素:PPI)，并且高分辨率的装置具有等于或大于大约200PPI的分辨率。
[0013]为了获得高分辨率，单位面积中的像素数应该增大并且像素区域的面积应该减小。然而，由于像素区域的面积涉及显示装置的元件、元件的布置和显示装置的孔径比，所以在减小像素区域的面积方面存在限制。具体地说，由于在各种显示装置当中，孔径比是IXD装置的高分辨率的关键因素，所以高分辨率的IXD装置需要高孔径比。
[0014]FFS模式LCD装置的阵列基板I包括光丙烯酸材料的平面化层，并且该平面化层具有用于暴露TFT Tr的漏电极58的漏接触孔dch。漏接触孔dch具有用于防止劣化的最小面积并形成在各个像素区域P中。结果，漏接触孔dch是减小孔径比的因素。为了高分辨率，要求用于FFS模式LCD装置的阵列基板I具有高孔径比的结构。
【发明内容】
[0015]一种用于液晶显示装置的阵列基板，该阵列基板包括:基板，其具有显示区域和包围该显示区域的非显示区域；位于所述基板上的选通线以及第一数据线和第二数据线，所述选通线平行于水平方向，所述第一数据线和第二数据线彼此间隔开并平行于竖直方向，所述选通线与所述第一数据线和第二数据线交叉，以限定在所述显示区域中沿着竖直方向设置的第一像素区域和第二像素区域；分别位于第一像素区域和第二像素区域中的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管连接至选通线和第一数据线，第二薄膜晶体管连接至选通线和第二数据线；位于第一薄膜晶体管和第二薄膜晶体管上的平面化层，该平面化层具有用于暴露第一薄膜晶体管的漏电极和第二薄膜晶体管的漏电极这二者的漏接触孔；以及平面化层上的像素电极和公共电极，该像素电极和该公共电极在所述第一像素区域和第二像素区域中彼此交叠。
[0016]应该理解，以上总体说明和以下详细说明这二者均为示例性和解释性的，并且旨在提供对本发明的进一步解释。
【专利附图】
【附图说明】
[0017]附图被包括以提供对本发明的进一步理解，并且被并入本说明书并构成本说明书的一部分，附图示出了本发明的实施方式，并且与说明书一起用于解释本发明的原理。附图中:
[0018]图1是用于根据现有技术的边缘场开关模式液晶显示装置的阵列基板的平面图；
[0019]图2是示出用于根据本发明的第一实施方式的边缘场开关模式液晶显示装置的阵列基板的平面图；
[0020]图3是沿着图2的线II1-1II截取的截面图；
[0021]图4是沿着图2的线IV-1V截取的截面图；
[0022]图5是沿着图2的线V-V截取的截面图；
[0023]图6是与图2的线II1-1II对应的截面图，并示出了用于根据本发明的第二实施方式的边缘场开关模式液晶显示装置的阵列基板；
[0024]图7是与图2的线IV-1V对应的截面图，并示出了用于根据本发明的第二实施方式的边缘场开关模式液晶显示装置的阵列基板；以及
[0025]图8是与图2的线V-V对应的截面图，并示出了用于根据本发明的第二实施方式的边缘场开关模式液晶显示装置的阵列基板。
【具体实施方式】
[0026]现在将详细描述优选实施方式，其示例示出在附图中。
[0027]图2是示出用于根据本发明的第一实施方式的边缘场开关模式液晶显示装置的阵列基板的平面图。
[0028]在图2中，选通线113和数据线130形成在用于边缘场开关(FFS)模式液晶显示(IXD)装置的基板101上的显示区域中。选通线113和数据线130中的每一个包括金属材料。例如，铝(Al)、诸如铝钕合金(AlNd)的铝合金、铜(Cu)、铜合金、钥(Mo)和诸如钥钛合金(MoTi)的钥合金中的至少一个可用于选通线113和数据线130中的每一个。选通线113和数据线130彼此交叉以限定区域P。例如，数据线130可包括彼此间隔开并平行于竖直方向的第一数据线130a和第二数据线130b，并且像素区域P可包括沿着竖直方向设置的第一像素区域Pl和第二像素区域P2。选通线113可与第一数据线130a和第二数据线130b交叉，以限定第一像素区域Pl和第二像素区域P2。
[0029]形成连接至选通线113和数据线130的薄膜晶体管(TFT)Tr以与各个像素区域P对应。例如，可形成第一 TFT Trl和第二 TFT Tr2以分别与第一像素区域Pl和第二像素区域P2对应。TFT Tr包括多晶硅的半导体层105、第一栅电极115a和第二栅电极115b以及源电极133和漏电极136。由于TFT Tr包括多晶硅的半导体层105，所以与包括非晶硅半导体层的TFT相比，TFT Tr具有优良的迁移率。另外，由于TFTTr具有包括彼此间隔开的第一栅电极115a和第二栅电极115b的双栅结构，所以与具有单栅结构的TFT相比，TFT Tr具有优良的漏电流。
[0030]第一栅电极115a可为选通线113的一部分，并且第二电极115b可为从选通线113突出的一部分。另外，半导体层105可设置在竖直地相邻的第一像素区域Pl和第二像素区域P2中，以与选通线113的第一栅电极115a交叉。此外，源电极133可设置在竖直地相邻的第一像素区域Pl和第二像素区域P2中，以与选通线113的第一栅电极115a交叉。例如，源电极133可为在竖直地相邻的第一像素区域Pl和第二像素区域P2中与选通线113交叉的数据线130的一部分。由于半导体层105和源电极133设置在像素区域P的边界处并且不减小孔径比，所以与现有技术的阵列基板I相比，根据本发明的第一实施方式的基板101的孔径比改进了。
[0031]分别驱动第一像素区域Pl和第二像素区域P2的第一 TFT Trl和第二 TFT Tr2被设置为与第一像素区域Pl和第二像素区域P2之间的选通线113相邻。另外，第一 TFT Trl和第二 TFT Tr2不设置在第一像素区域Pl与第一像素区域Pl之前的上像素区域之间的边框区域以及第二像素区域P2与第二像素区域P2之后的下像素区域之间的边框区域中。此夕卜，第一 TFT Trl和第二 TFT Tr2不设置在与第一像素区域Pl相邻的第一右像素区域和与第二像素区域P2相邻的第二右像素区域之间的边框区域中。因此，第一 TFT Trl和第二TFT Tr2沿着竖直方向以及沿着水平方向交替地设置在竖直地相邻的第一像素区域Pl和第二像素区域P2之间。例如，第一 TFT Trl和第二 TFT Tr2整体可被设置为在基板101上沿着竖直和水平方向中的每一个具有锯齿形。
[0032]平面化层140 (图3)形成在TFT Tr上。由于通过平面化层140使选通线113、数据线130和TFT Tr导致的阶梯差异(st印difference)最小化，因此在公共电极150和像素电极170之间获得均匀的间距。平面化层140具有用于将第一 TFT Trl的漏电极136和第二 TFT Tr2的漏电极136这二者一起暴露的漏接触孔dch。因此，第一 TFTTrl的漏电极136和第二 TFT Tr2的漏电极136这二者通过单个漏接触孔dch暴露出来。
[0033]平面化层140可包括诸如光丙烯酸材料的有机绝缘材料，从而与无机绝缘材料层相比具有较大的厚度。例如，有机绝缘材料的平面化层140可具有大约I μ m至大约2 μ m的厚度，而无机绝缘材料层可具有大约0.2 μ m至大约0.6 μ m的厚度。由于与无机绝缘材料层相比，有机绝缘材料的平面化层140具有较大厚度，所以在有机绝缘材料的平面化层140中形成漏接触孔dch需要较大的区域。
[0034]与漏接触孔dch对应的一部分并不有助于显示图像，并且被面对阵列基板的滤色器基板的黑色基底阻挡。结果，孔径比通过漏接触孔dch而减小。在阵列基板中，由于单个漏接触孔dch被形成为与相邻的两个像素区域Pl和P2对应，所以与现有技术的阵列基板I (图1)(其中漏接触孔dch (图1)形成为与各个像素区域P (图1)对应)相比，孔径比得到了改进。
[0035]公共电极150形成在平面化层140上。公共电极150和平面化层140中的每一个可形成在基板101的整个表面上。公共电极150可包括诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料。
[0036]公共电极150具有对应于第一 TFT Trl和第二 TFT Tr2的第一开口 opl (图3)。第一开口 opl将第一 TFT Trl和第二 TFT Tr2暴露出来，以防止公共电极150与漏电极136和像素电极170中的一个之间的电短路(electrical shortage)，并且减小公共电极150与第一栅电极115a和第二栅电极115b以及源电极133和漏电极136中的一个之间的寄生电容。
[0037]另外，公共电极150可具有对应于数据线130的第二开口。第二开口可对应于数据线130的一部分或整个数据线130。当第二开口对应于整个数据线130时，公共电极150可具有在显示区域中相对于数据线130分离的部分，并且公共电极150的所述分离的部分可以在包围显示区域的非显示区域中彼此电连接。
[0038]在各个像素区域P中，钝化层160 (图3)形成在公共电极150上，并且像素电极170形成在钝化层160上。钝化层160可形成在基板101的整个表面上。像素电极170可具有板状并且可包括诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料。钝化层160具有用于暴露TFT Tr的漏电极136的漏暴露孔ch2。
[0039]像素电极170具有彼此间隔开并通过漏暴露孔ch2和漏接触孔dch连接至TFT Tr的漏电极136的多个第三开口 op3。所述多个第三开口 op3中的每一个可具有条状。
[0040]在阵列基板中，虽然与现有技术的各个像素区域P (图1)中的漏接触孔dch (图1)相比，单个漏接触孔dch具有较大的面积，但是与现有技术的两个像素区域P (图1)中的两个漏接触孔dch (图1)之和相比，所述单个漏接触孔dch的面积较小。因此，与现有技术的FFS模式IXD装置的阵列基板I (图1)相比，用于FFS模式IXD装置的阵列基板的孔径比得到了改进。
[0041]另外，半导体层105和源电极133被设置在像素区域P的边界处以与数据线130交叠。因此，与用于半导体层41 (图1)和漏电极58 (图1)被设置在像素区域P (图1)中的现有技术的FFS模式IXD装置的阵列基板I (图1)相比，用于FFS模式IXD装置的阵列基板的孔径比进一步得到改进。
[0042]图3是沿着图2的线II1-1II截取的截面图，图4是沿着图2的线IV-1V截取的截面图，并且图5是沿着图2的线V-V截取的截面图。
[0043]在图3至图5中，缓冲层103形成在基板101上。缓冲层103可包括诸如二氧化娃(S12)或氮化娃(SiNx)的无机绝缘材料,并且基板101可包括诸如玻璃或塑料的透明绝缘材料。当非晶硅结晶为多晶硅时，诸如钾离子(K+)或钠离子(Na+)的碱性离子可通过激光或热从基板喷射出。缓冲层103阻挡碱性离子，以防止多晶硅的半导体层由于碱性离子而导致劣化。在另一实施方式中，可省略缓冲层103。
[0044]多晶硅的半导体层105形成在缓冲层103上。半导体层105包括本征多晶硅的活动区域105a和掺杂有杂质的多晶硅的欧姆接触区域105b。活动区域105a可彼此间隔开以与第一栅电极115a和第二栅电极115b对应。欧姆接触区域105b可设置在活动区域105a的两侧和活动区域105a之间，并且可掺杂有负(N)型或正(P)型杂质。
[0045]栅绝缘层110形成在半导体层105上，并且选通线113形成在栅绝缘层110上。栅绝缘层110可包括诸如二氧化硅(S12)或氮化硅(SiNx)的无机绝缘材料。选通线113可具有金属材料的单层结构或多层结构。例如，铝(Al)、诸如铝钕合金(AlNd)的铝合金、铜(Cu)、铜合金、钥(Mo)和诸如钥钛合金(MoTi)的钥合金中的至少一个可用于选通线113。选通线113的与数据线130交叉的一部分构成第一栅电极115a，并且第二栅电极115b从选通线113突出。
[0046]层间绝缘层120形成在选通线113、第一栅电极115a和第二栅电极115b上。层间绝缘层120可包括诸如二氧化娃(S12)或氮化娃(SiNx)的无机绝缘材料。层间绝缘层120具有用于暴露位于半导体层105的活动区域105a两侧的欧姆接触区域105b的半导体接触孔chi。因此，半导体层105与两个半导体接触孔chi对应。
[0047]数据线130、源电极133和漏电极136形成在层间绝缘层120上。包括第一数据线130a和第二数据线130b的数据线130与选通线113交叉，以限定包括第一像素区域Pl和第二像素区域P2的像素区域P。数据线130可具有金属材料的单层结构或多层结构。例如，铝(Al)、诸如铝钕合金(AlNd)的铝合金、铜(Cu)、铜合金、钥(Mo)和诸如钥钛合金(MoTi)的钥合金中的至少一个可用于数据线130。
[0048]另外，源电极133和漏电极136彼此间隔开并且通过半导体接触孔chi连接至半导体层105的欧姆接触区域105b。源电极133可为数据线130的一部分，并且半导体层105的一部分设置在源电极133下方以与源电极133交叠。由于半导体层105和源电极133被设置在像素区域P的边界处，因此改进了孔径比。
[0049]半导体层105、栅绝缘层110、第一栅电极115a和第二栅电极115b、层间绝缘层120、源电极133和漏电极136构成薄膜晶体管(TFT) Tr。例如，分别驱动第一像素区域Pl和第二像素区域P2的第一 TFT Trl和第二 TFT Tr2可被设置为与第一像素区域Pl和第二像素区域P2之间的选通线113相邻。
[0050]具体地说，第一 TFT Trl的漏电极136和第二 TFT Tr2的漏电极136可分别设置在第一像素区域Pl和第二像素区域P2中，与选通线113相邻。由于第一 TFT Trl和第二TFT Tr2的两个漏电极136被设置为彼此相邻，所以平面化层140的单个漏接触孔dch可暴露第一 TFT Trl和第二 TFT Tr2的两个相邻的漏电极136这二者。
[0051]平面化层140形成在数据线130和TFT Tr上。平面化层140可包括诸如光丙烯酸材料的有机绝缘材料。平面化层140具有漏接触孔dch，所述漏接触孔dch用于暴露第一 TFT Trl和第二 TFT Tr2的两个相邻的漏电极136这二者以及第一 TFT Trl和第二 TFTTr2的两个相邻的漏电极136之间的选通线113的一部分。结果，在第一实施方式中，形成平面化层140的单个漏接触孔dch，以与两个相邻的像素区域Pl和P2对应，而在现有技术中，形成平面化层的漏接触孔dch (图1)，以与各个像素区域P (图1)对应。结果，减小了用于所述两个相邻的漏电极136的漏接触孔dch的面积并且改进了孔径比。
[0052]此外，与现有技术的像素区域P (图1)中的漏接触孔dch (图1)相比，第一实施方式的第一像素区域Pl和第二像素区域P2中的单个漏接触孔dch具有较大的面积。结果，改进了形成漏接触孔dch的制造步骤的可靠性，使得稳定地暴露漏电极136。因此，改进了漏电极136与像素电极170之间通过漏接触孔dch电连接的可靠性。
[0053]公共电极150形成在平面化层140上。公共电极150可包括诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料，并可形成在基板101的整个表面上。公共电极150具有对应于第一 TFT Trl和第二 TFT Tr2的第一开口 opl。与漏接触孔dch相比，第一开口opl可具有较大面积。第一开口 opl与第一 TFT Trl和第二 TFT Tr2的漏接触孔dch完全交叠，以防止公共电极150与漏电极136和像素电极170中的一个之间的电短路。另外，公共电极150可具有对应于数据线130的第二开口。
[0054]钝化层160形成在公共电极150上。钝化层160可包括诸如二氧化硅(S12)或氮化硅(SiNx)的无机绝缘材料，并可形成在基板101的整个表面上。钝化层160具有对应于漏接触孔dch并暴露出漏电极136的漏暴露孔ch2。因此，用于第一 TFTTrl和第二 TFTTr2的钝化层160的两个相邻的暴露孔ch2在平面化层140的单个漏接触孔dch中彼此间隔开。
[0055]在各个像素区域P中，像素电极170形成在钝化层160上。像素电极170可包括诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料，并可通过漏暴露孔ch2和漏接触孔dch连接至漏电极136。像素电极170与公共电极150交叠。两个相邻的像素电极170在漏接触孔dch中彼此间隔开。另外，像素电极170可具有彼此间隔开的多个第三开口op3。多个第三开口 op3中的每一个具有条状。
[0056]虽然第一实施方式的阵列基板具有像素电极170形成在公共电极150上方的像素顶结构，但是另一实施方式的阵列基板可具有公共电极形成在像素电极上方的公共顶结构。在公共顶结构的阵列基板中，可省略平面化层的漏接触孔中的钝化层的漏暴露孔。
[0057]图6、图7和图8是示出用于根据本发明的第二实施方式的边缘场开关模式液晶显示装置的阵列基板的截面图。图6、图7和图8示出了分别对应于图2的线II1-1I1、IV-1V和V-V的截面。
[0058]在图6至图8中，缓冲层203形成在基板201上。缓冲层203可包括诸如二氧化娃(S12)或氮化娃(SiNx)的无机绝缘材料,并且基板201可包括诸如玻璃或塑料的透明绝缘材料。当非晶硅结晶为多晶硅时，诸如钾离子(K+)或钠离子(Na+)的碱性离子可通过激光或热从基板喷射出。缓冲层203阻挡碱性离子，以防止多晶硅的半导体层由于碱性离子而劣化。在另一实施方式中，可省略缓冲层203。
[0059]多晶硅的半导体层205形成在缓冲层203上。半导体层205包括本征多晶硅的活动区域205a和掺杂有杂质的多晶硅的欧姆接触区域205b。活动区域205a可彼此间隔开，以与第一栅电极215a和第二栅电极215b对应。欧姆接触区域205b可设置在活动区域205a的两侧以及活动区域205a之间，并且可以掺杂有负(N)型或正(P)型杂质。
[0060]栅绝缘层210形成在半导体层205上，并且选通线213形成在栅绝缘层210上。栅绝缘层210可包括诸如二氧化娃(S12)或氮化娃(SiNx)的无机绝缘材料。选通线213可具有金属材料的单层结构或多层结构。例如，铝(Al)、诸如铝钕合金(AlNd)的铝合金、铜(Cu)、铜合金、钥(Mo)和诸如钥钛合金(MoTi)的钥合金中的至少一个可用于选通线213。选通线213的与数据线230交叉的一部分构成第一栅电极215a，并且第二栅电极215b从选通线213突出。
[0061]层间绝缘层220形成在选通线213、第一栅电极215a和第二栅电极215b上。层间绝缘层220可包括诸如二氧化娃(S12)或氮化娃(SiNx)的无机绝缘材料。层间绝缘层220具有用于暴露位于半导体层205的活动区域205a两侧的欧姆接触区域205b的半导体接触孔chi。因此，半导体层205与两个半导体接触孔chi对应。
[0062]数据线230、源电极233和漏电极236形成在层间绝缘层220上。包括第一数据线230a和第二数据线230b的数据线230与选通线213交叉，以限定包括第一像素区域Pl和第二像素区域P2的像素区域P。数据线230可具有金属材料的单层结构或多层结构。例如，铝(Al)、诸如铝钕合金(AlNd)的铝合金、铜(Cu)、铜合金、钥(Mo)和诸如钥钛合金(MoTi)的钥合金中的至少一个可用于数据线230。
[0063]另外，源电极233和漏电极236彼此间隔开并通过半导体接触孔chi连接至半导体层205的欧姆接触区域205b。源电极233可为数据线230的一部分，并且半导体层205的一部分设置在源电极233下方以与源电极233交叠。由于半导体层205和源电极233被设置在像素区域P的边界处，所以改进了孔径比。
[0064]半导体层205、栅绝缘层210、第一栅电极215a和第二栅电极215b、层间绝缘层220、源电极233和漏电极236构成薄膜晶体管(TFT) Tr。例如，分别驱动第一像素区域Pl和第二像素区域P2的第一 TFT Trl和第二 TFT Tr2可被设置为与第一像素区域Pl和第二像素区域P2之间的选通线213相邻。
[0065]具体地说，第一 TFT Trl的漏电极236和第二 TFT Tr2的漏电极236可分别设置在第一像素区域Pl和第二像素区域P2中，与选通线213相邻。由于第一 TFT Trl和第二TFT Tr2的两个漏电极236被设置为彼此相邻，所以平面化层240的单个漏接触孔dch可暴露出第一 TFT Trl和第二 TFT Tr2的两个相邻的漏电极236这二者。
[0066]平面化层240形成在数据线230和TFT Tr上。平面化层240可包括诸如光丙烯酸材料的有机绝缘材料。平面化层240具有漏接触孔dch，所述漏接触孔dch暴露出第一TFT Trl和第二 TFT Tr2的两个相邻的漏电极236这二者以及第一 TFT Trl和第二 TFT Tr2的两个相邻的漏电极236之间的选通线213的一部分。结果，在第二实施方式中，平面化层240的单个漏接触孔dch形成为与两个相邻的像素区域Pl和P2对应，而在现有技术中，平面化层的漏接触孔dch (图1)形成为与各个像素区域P (图1)对应。结果，减小了用于两个相邻的漏电极236的漏接触孔dch的面积，并改进了孔径比。
[0067]此外，与现有技术的像素区域P (图1)中的漏接触孔dch (图1)相比，第二实施方式的第一像素区域Pl和第二像素区域P2中的单个漏接触孔dch具有较大面积。结果，改进了形成漏接触孔dch的制造步骤的可靠性，使得稳定地暴露出漏电极236。因此，改进了漏电极236和像素电极270之间通过漏接触孔dch电连接的可靠性。
[0068]像素电极270形成在平面化层240上。像素电极270可包括诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料，并可通过漏接触孔dch连接至漏电极236。两个相邻的像素电极270在漏接触孔dch中彼此间隔开。
[0069]钝化层260形成在像素电极270上。钝化层260可包括诸如二氧化硅(S12)或氮化硅(SiNx)的无机绝缘材料，并可形成在基板201的整个表面上。在没有漏暴露孔的情况下，钝化层260可完全覆盖像素电极270。
[0070]公共电极250形成在钝化层260上。公共电极250可包括诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料，并可形成在基板201的整个表面上。公共电极250与像素电极270交叠。公共电极270可具有第一开口 opl，所述第一开口 opl暴露出第一 TFTTrl和第二 TFT Tr2并与第一 TFT Trl和第二 TFT Tr2对应，以减小公共电极250与第一栅电极215a和第二栅电极215b以及源电极233和漏电极236中的一个之间的寄生电容。
[0071]另外，公共电极270可具有对应于数据线230的第二开口。第二开口可对应于数据线230的一部分或整个数据线230。当第二开口对应于整个数据线230时，公共电极250可在显示区域中相对于数据线230具有分离的部分，并且公共电极250的分离的部分可在包围显示区域的非显示区域中彼此电连接。此外，公共电极250可具有彼此间隔开的多个第三开口 op3。多个第三开口 op3中的每一个可具有条状。
[0072]在公共顶结构的阵列基板中，由于平面化层240的单个漏接触孔dch形成为与两个相邻的像素区域Pl和P2对应，所以用于两个相邻的漏电极236的漏接触孔dch的面积减小。另外，半导体层205和源电极233设置在像素区域P的边界处。结果，改进了孔径比。
[0073]结果，在用于根据本发明的边缘场开关模式液晶显示装置的阵列基板中，由于平面化层的单个漏接触孔被形成为与两个相邻的像素区域对应，所以用于两个相邻的漏电极的漏接触孔的面积减小了。另外，半导体层和源电极被设置在像素区域的边界处。结果，改进了阵列基板的孔径比，并且边缘场开关模式液晶显示装置具有高分辨率。此外，由于半导体层包括多晶硅，所以改进了薄膜晶体管的迁移率。由于薄膜晶体管具有双栅结构，所以减小了漏电电流导致的漏电流。
[0074]本领域技术人员应该清楚，在不脱离本发明的精神和范围的情况下，可在用于本发明的液晶显示装置的阵列基板中进行各种修改和变型。因此，本发明旨在覆盖落入所附权利要求及其等同物的范围内的本发明的修改和变型形式。
[0075]相关申请的交叉引用
[0076]本申请要求于2013年4月30日在韩国提交的韩国专利申请N0.10-2013-0047867的优先权权益，通过弓I用将其全部内容并入本文。
【权利要求】
1.一种用于液晶显示装置的阵列基板，该阵列基板包括: 基板，具有显示区域和包围该显示区域的非显示区域； 所述基板上的选通线以及第一数据线和第二数据线，所述选通线平行于水平方向，所述第一数据线和所述第二数据线彼此间隔开并平行于竖直方向，所述选通线与所述第一数据线和所述第二数据线交叉，以限定在所述显示区域中沿着竖直方向设置的第一像素区域和第二像素区域； 分别位于所述第一像素区域和所述第二像素区域中的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管连接至所述选通线和所述第一数据线，所述第二薄膜晶体管连接至所述选通线和所述第二数据线； 位于所述第一薄膜晶体管和所述第二薄膜晶体管上的平面化层，该平面化层具有用于暴露所述第一薄膜晶体管的漏电极和所述第二薄膜晶体管的漏电极这二者的漏接触孔；以及 所述平面化层上的像素电极和公共电极，该像素电极和该公共电极在所述第一像素区域和所述第二像素区域中彼此交叠。
2.根据权利要求1所述的阵列基板，其中，所述第一薄膜晶体管和所述第二薄膜晶体管被设置为与所述选通线相邻。
3.根据权利要求1所述的阵列基板，其中，所述像素电极形成在所述第一像素区域和所述第二像素区域中的每一个中，并且通过所述漏接触孔连接至所述第一薄膜晶体管和所述第二薄膜晶体管中的每一个的所述漏电极。
4.根据权利要求1所述的阵列基板，其中，所述公共电极形成在整个所述显示区域中，并且具有用于暴露所述第一薄膜晶体管和所述第二薄膜晶体管的第一开口。
5.根据权利要求4所述的阵列基板，其中，钝化层形成在所述公共电极上，并且所述像素电极形成在所述钝化层上，并且其中，所述像素电极具有各自具有条状的多个第二开口。
6.根据权利要求5所述的阵列基板，其中，所述钝化层具有漏暴露孔，该漏暴露孔暴露所述漏接触孔中的、所述第一薄膜晶体管和所述第二薄膜晶体管中的每一个的所述漏电极。
7.根据权利要求4所述的阵列基板，其中，钝化层形成在所述像素电极上，并且所述公共电极形成在所述钝化层上，并且其中，所述公共电极具有各自具有条状的多个第二开口。
8.根据权利要求1所述的阵列基板，其中，所述第一薄膜晶体管和所述第二薄膜晶体管中的每一个包括: 多晶硅的半导体层； 所述半导体层上的栅绝缘层； 所述半导体层上的所述栅绝缘层上的栅电极； 所述栅电极上的层间绝缘层，该层间绝缘层具有用于暴露所述半导体层的半导体接触孔；以及 彼此间隔开的源电极和所述漏电极，所述源电极和所述漏电极通过所述半导体接触孔连接至所述半导体层。
9.根据权利要求8所述的阵列基板，其中，所述栅电极包括与所述半导体层交叉并且彼此间隔开的第一栅电极和第二栅电极。
10.根据权利要求9所述的阵列基板，其中，所述第一栅电极包括所述选通线的一部分，并且所述第二栅电极从所述选通线突出。
11.根据权利要求10所述的阵列基板，其中，所述源电极包括所述第一数据线和所述第二数据线中的每一个的一部分，并且所述半导体层的一部分被设置在所述源电极下方以与所述源电极交叠。
【文档编号】G02F1/1333GK104133312SQ201310611261
【公开日】2014年11月5日 申请日期:2013年11月26日 优先权日:2013年4月30日
【发明者】郑义显, 李正一, 金可卿 申请人:乐金显示有限公司